top.map.rpt

RS编码的verilog源代码

; SCBLOCK.V                        ; yes             ; User Verilog HDL File              ; D:/6.11开始/RS_19_31_EP1C6Q240_TEST1/SCBLOCK.V                    ;
; common_modules.v                 ; yes             ; User Verilog HDL File              ; D:/6.11开始/RS_19_31_EP1C6Q240_TEST1/common_modules.v             ;
; CSEEBLOCK.v                      ; yes             ; User Verilog HDL File              ; D:/6.11开始/RS_19_31_EP1C6Q240_TEST1/CSEEBLOCK.v                  ;
; DEcontroller.v                   ; yes             ; User Verilog HDL File              ; D:/6.11开始/RS_19_31_EP1C6Q240_TEST1/DEcontroller.v               ;
; fifo_register.v                  ; yes             ; User Verilog HDL File              ; D:/6.11开始/RS_19_31_EP1C6Q240_TEST1/fifo_register.v              ;
; KESBLOCK.V                       ; yes             ; User Verilog HDL File              ; D:/6.11开始/RS_19_31_EP1C6Q240_TEST1/KESBLOCK.V                   ;
; serial_paralled_conversion.v     ; yes             ; User Verilog HDL File              ; D:/6.11开始/RS_19_31_EP1C6Q240_TEST1/serial_paralled_conversion.v ;
; frequency divider.v              ; yes             ; User Verilog HDL File              ; D:/6.11开始/RS_19_31_EP1C6Q240_TEST1/frequency divider.v          ;
; RSEncoder.v                      ; yes             ; User Verilog HDL File              ; D:/6.11开始/RS_19_31_EP1C6Q240_TEST1/RSEncoder.v                  ;
; RSDecoder.v                      ; yes             ; User Verilog HDL File              ; D:/6.11开始/RS_19_31_EP1C6Q240_TEST1/RSDecoder.v                  ;
; Clock.v                          ; yes             ; User Verilog HDL File              ; D:/6.11开始/RS_19_31_EP1C6Q240_TEST1/Clock.v                      ;
; rs.bdf                           ; yes             ; User Block Diagram/Schematic File  ; D:/6.11开始/RS_19_31_EP1C6Q240_TEST1/rs.bdf                       ;
; error.v                          ; yes             ; User Verilog HDL File              ; D:/6.11开始/RS_19_31_EP1C6Q240_TEST1/error.v                      ;
; altsyncram.tdf                   ; yes             ; Megafunction                       ; d:/altera/quartus51/libraries/megafunctions/altsyncram.tdf        ;
; stratix_ram_block.inc            ; yes             ; Other                              ; d:/altera/quartus51/libraries/megafunctions/stratix_ram_block.inc ;
; lpm_mux.inc                      ; yes             ; Other                              ; d:/altera/quartus51/libraries/megafunctions/lpm_mux.inc           ;
; lpm_decode.inc                   ; yes             ; Other                              ; d:/altera/quartus51/libraries/megafunctions/lpm_decode.inc        ;
; aglobal51.inc                    ; yes             ; Other                              ; d:/altera/quartus51/libraries/megafunctions/aglobal51.inc         ;
; altsyncram.inc                   ; yes             ; Other                              ; d:/altera/quartus51/libraries/megafunctions/altsyncram.inc        ;
; a_rdenreg.inc                    ; yes             ; Other                              ; d:/altera/quartus51/libraries/megafunctions/a_rdenreg.inc         ;
; altrom.inc                       ; yes             ; Other                              ; d:/altera/quartus51/libraries/megafunctions/altrom.inc            ;
; altram.inc                       ; yes             ; Other                              ; d:/altera/quartus51/libraries/megafunctions/altram.inc            ;
; altdpram.inc                     ; yes             ; Other                              ; d:/altera/quartus51/libraries/megafunctions/altdpram.inc          ;
; altqpram.inc                     ; yes             ; Other                              ; d:/altera/quartus51/libraries/megafunctions/altqpram.inc          ;
; db/altsyncram_lva1.tdf           ; yes             ; Auto-Generated Megafunction        ; D:/6.11开始/RS_19_31_EP1C6Q240_TEST1/db/altsyncram_lva1.tdf       ;
; altpll.tdf                       ; yes             ; Megafunction                       ; d:/altera/quartus51/libraries/megafunctions/altpll.tdf            ;
; stratix_pll.inc                  ; yes             ; Other                              ; d:/altera/quartus51/libraries/megafunctions/stratix_pll.inc       ;
; stratixii_pll.inc                ; yes             ; Other                              ; d:/altera/quartus51/libraries/megafunctions/stratixii_pll.inc     ;
; cycloneii_pll.inc                ; yes             ; Other                              ; d:/altera/quartus51/libraries/megafunctions/cycloneii_pll.inc     ;
+----------------------------------+-----------------+------------------------------------+-------------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary                                           ;
+---------------------------------------------+-----------------------------------------+
; Resource                                    ; Usage                                   ;
+---------------------------------------------+-----------------------------------------+
; Total logic elements                        ; 1697                                    ;
;     -- Combinational with no register       ; 939                                     ;
;     -- Register only                        ; 144                                     ;
;     -- Combinational with a register        ; 614                                     ;
;                                             ;                                         ;
; Logic element usage by number of LUT inputs ;                                         ;
;     -- 4 input functions                    ; 843                                     ;
;     -- 3 input functions                    ; 315                                     ;
;     -- 2 input functions                    ; 377                                     ;
;     -- 1 input functions                    ; 8                                       ;
;     -- 0 input functions                    ; 10                                      ;
;         -- Combinational cells for routing  ; 0                                       ;
;                                             ;                                         ;
; Logic elements by mode                      ;                                         ;
;     -- normal mode                          ; 1662                                    ;
;     -- arithmetic mode                      ; 35                                      ;
;     -- qfbk mode                            ; 0                                       ;
;     -- register cascade mode                ; 0                                       ;
;     -- synchronous clear/load mode          ; 273                                     ;
;     -- asynchronous clear/load mode         ; 199                                     ;
;                                             ;                                         ;
; Total registers                             ; 758                                     ;
; Total logic cells in carry chains           ; 43                                      ;
; I/O pins                                    ; 11                                      ;
; Total memory bits                           ; 480                                     ;
; Total PLLs                                  ; 1                                       ;
; Maximum fan-out node                        ; RSDecoder:inst1|divide5:dividec|clk_out ;
; Maximum fan-out                             ; 576                                     ;
; Total fan-out                               ; 7352                                    ;
; Average fan-out                             ; 4.26                                    ;
+---------------------------------------------+-----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                                                                                      ;
+----------------------------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-----------------------------------------------------------------------------------------------------+