top.fit.rpt

RS编码的verilog源代码

; Auto Global Memory Control Signals                   ; Off                            ; Off                            ;
; Auto Packed Registers -- Cyclone                     ; Auto                           ; Auto                           ;
; Auto Delay Chains                                    ; On                             ; On                             ;
; Auto Merge PLLs                                      ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic   ; Off                            ; Off                            ;
; Perform Register Duplication                         ; Off                            ; Off                            ;
; Perform Register Retiming                            ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining               ; Off                            ; Off                            ;
; Fitter Effort                                        ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                      ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication             ; Auto                           ; Auto                           ;
; Auto Register Duplication                            ; Off                            ; Off                            ;
; Auto Global Clock                                    ; On                             ; On                             ;
; Auto Global Register Control Signals                 ; On                             ; On                             ;
+------------------------------------------------------+--------------------------------+--------------------------------+


+--------------------------------------------------------------------+
; Fitter Device Options                                              ;
+----------------------------------------------+---------------------+
; Option                                       ; Setting             ;
+----------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                 ;
; Enable device-wide reset (DEV_CLRn)          ; Off                 ;
; Enable device-wide output enable (DEV_OE)    ; Off                 ;
; Enable INIT_DONE output                      ; Off                 ;
; Configuration scheme                         ; Active Serial       ;
; Error detection CRC                          ; Off                 ;
; Reserve all unused pins                      ; As input tri-stated ;
; Base pin-out file on sameframe device        ; Off                 ;
+----------------------------------------------+---------------------+


+------------------+
; Fitter Equations ;
+------------------+
The equations can be found in D:/6.11开始/RS_19_31_EP1C6Q240_TEST1/top.fit.eqn.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/6.11开始/RS_19_31_EP1C6Q240_TEST1/top.pin.


+---------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                 ;
+---------------------------------------------+-----------------------------------------------------------------+
; Resource                                    ; Usage                                                           ;
+---------------------------------------------+-----------------------------------------------------------------+
; Total logic elements                        ; 1,605 / 5,980 ( 27 % )                                          ;
;     -- Combinational with no register       ; 847                                                             ;
;     -- Register only                        ; 52                                                              ;
;     -- Combinational with a register        ; 706                                                             ;
;                                             ;                                                                 ;
; Logic element usage by number of LUT inputs ;                                                                 ;
;     -- 4 input functions                    ; 843                                                             ;
;     -- 3 input functions                    ; 315                                                             ;
;     -- 2 input functions                    ; 377                                                             ;
;     -- 1 input functions                    ; 38                                                              ;
;     -- 0 input functions                    ; 32                                                              ;
;                                             ;                                                                 ;
; Logic elements by mode                      ;                                                                 ;
;     -- normal mode                          ; 1570                                                            ;
;     -- arithmetic mode                      ; 35                                                              ;
;     -- qfbk mode                            ; 20                                                              ;
;     -- register cascade mode                ; 0                                                               ;
;     -- synchronous clear/load mode          ; 301                                                             ;
;     -- asynchronous clear/load mode         ; 199                                                             ;
;                                             ;                                                                 ;
; Total LABs                                  ; 195 / 598 ( 33 % )                                              ;
; Logic elements in carry chains              ; 43                                                              ;
; User inserted logic elements                ; 0                                                               ;
; Virtual pins                                ; 0                                                               ;
; I/O pins                                    ; 11 / 185 ( 6 % )                                                ;
;     -- Clock pins                           ; 1 / 2 ( 50 % )                                                  ;
; Global signals                              ; 8                                                               ;
; M4Ks                                        ; 3 / 20 ( 15 % )                                                 ;
; Total memory bits                           ; 480 / 92,160 ( < 1 % )                                          ;
; Total RAM block bits                        ; 13,824 / 92,160 ( 15 % )                                        ;
; PLLs                                        ; 1 / 2 ( 50 % )                                                  ;
; Global clocks                               ; 8 / 8 ( 100 % )                                                 ;
; Maximum fan-out node                        ; RSDecoder:inst1|divide5:dividec|clk_temp2                       ;
; Maximum fan-out                             ; 568                                                             ;
; Highest non-global fan-out signal           ; RSDecoder:inst1|rsdec:rsdec|MainControl:controller|reduce_or~20 ;
; Highest non-global fan-out                  ; 215                                                             ;
; Total fan-out                               ; 7070                                                            ;
; Average fan-out                             ; 4.36                                                            ;
+---------------------------------------------+-----------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                  ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk   ; 153   ; 3        ; 35           ; 12           ; 1           ; 11                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; reset ; 78    ; 4        ; 10           ; 0            ; 1           ; 202                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+