clk_1hz.hier_info

用verilog实现的记时器程序,在Quartus II上编译通过并成功运行

|CLK_1HZ
clk => q_temp[24].CLK
clk => q_temp[23].CLK
clk => q_temp[22].CLK
clk => q_temp[21].CLK
clk => q_temp[20].CLK
clk => q_temp[19].CLK
clk => q_temp[18].CLK
clk => q_temp[17].CLK
clk => q_temp[16].CLK
clk => q_temp[15].CLK
clk => q_temp[14].CLK
clk => q_temp[13].CLK
clk => q_temp[12].CLK
clk => q_temp[11].CLK
clk => q_temp[10].CLK
clk => q_temp[9].CLK
clk => q_temp[8].CLK
clk => q_temp[7].CLK
clk => q_temp[6].CLK
clk => q_temp[5].CLK
clk => q_temp[4].CLK
clk => q_temp[3].CLK
clk => q_temp[2].CLK
clk => q_temp[1].CLK
clk => q_temp[0].CLK
clk => cout~reg0.CLK
clk => q_temp[25].CLK
cout <= cout~reg0.DB_MAX_OUTPUT_PORT_TYPE