c.v

来自「多发法定阿凡阿道夫埃罚罚 埃担罚大多发叮罚罚多发」· Verilog 代码 · 共 5 行

module test_adder;
   reg[3:1] in [10:0];
   reg out [10:0];
endmodule