shiftreg.fit.rpt

verilog实现shiftreg

; 34    ; GND        ;              ;
; 35    ; GND*       ;              ;
; 36    ; VCC_INT    ;              ;
; 37    ; GND*       ;              ;
; 38    ; GND*       ;              ;
; 39    ; GND*       ;              ;
; 40    ; GND*       ;              ;
; 41    ; GND*       ;              ;
; 42    ; GND_IO     ;              ;
; 43    ; GND*       ;              ;
; 44    ; GND*       ;              ;
; 45    ; VCC_IO     ;              ;
; 46    ; GND*       ;              ;
; 47    ; GND*       ;              ;
; 48    ; GND*       ;              ;
; 49    ; GND*       ;              ;
; 50    ; GND*       ;              ;
; 51    ; #TMS       ;              ;
; 52    ; #TCK       ;              ;
; 53    ; GND+       ;              ;
; 54    ; GND        ;              ;
; 55    ; VCC_INT    ;              ;
; 56    ; GND+       ;              ;
; 57    ; ^NSTATUS   ;              ;
; 58    ; ^CONF_DONE ;              ;
; 59    ; GND*       ;              ;
; 60    ; GND*       ;              ;
; 61    ; VCC_IO     ;              ;
; 62    ; GND*       ;              ;
; 63    ; GND*       ;              ;
; 64    ; GND*       ;              ;
; 65    ; GND*       ;              ;
; 66    ; GND*       ;              ;
; 67    ; GND*       ;              ;
; 68    ; GND*       ;              ;
; 69    ; GND*       ;              ;
; 70    ; GND*       ;              ;
; 71    ; GND*       ;              ;
; 72    ; GND_IO     ;              ;
; 73    ; VCC_INT    ;              ;
; 74    ; GND        ;              ;
; 75    ; GND*       ;              ;
; 76    ; GND*       ;              ;
; 77    ; GND        ;              ;
; 78    ; GND*       ;              ;
; 79    ; GND*       ;              ;
; 80    ; GND*       ;              ;
; 81    ; GND*       ;              ;
; 82    ; GND_CKOUT2 ;              ;
; 83    ; VCC_CKOUT2 ;              ;
; 84    ; GND*       ;              ;
; 85    ; VCC_CKLK2  ;              ;
; 86    ; VCC_INT    ;              ;
; 87    ; GND        ;              ;
; 88    ; GND_CKLK2  ;              ;
; 89    ; VCC_IO     ;              ;
; 90    ; #TDI       ;              ;
; 91    ; ^nCE       ;              ;
; 92    ; GND+       ;              ;
; 93    ; ^DCLK      ;              ;
; 94    ; ^DATA0     ;              ;
; 95    ; clk        ; LVTTL        ;
; 96    ; GND+       ;              ;
; 97    ; GND*       ;              ;
; 98    ; GND*       ;              ;
; 99    ; GND_CKLK4  ;              ;
; 100   ; VCC_CKLK4  ;              ;
; 101   ; GND*       ;              ;
; 102   ; GND*       ;              ;
; 103   ; GND*       ;              ;
; 104   ; GND*       ;              ;
; 105   ; GND*       ;              ;
; 106   ; GND_IO     ;              ;
; 107   ; VCC_IO     ;              ;
; 108   ; VCC_INT    ;              ;
; 109   ; Q[0]       ; LVTTL        ;
; 110   ; Q[2]       ; LVTTL        ;
; 111   ; Q[3]       ; LVTTL        ;
; 112   ; GND*       ;              ;
; 113   ; Q[1]       ; LVTTL        ;
; 114   ; GND*       ;              ;
; 115   ; GND*       ;              ;
; 116   ; VCC_IO     ;              ;
; 117   ; GND*       ;              ;
; 118   ; GND*       ;              ;
; 119   ; GND*       ;              ;
; 120   ; GND*       ;              ;
; 121   ; GND*       ;              ;
; 122   ; GND*       ;              ;
; 123   ; #TDO       ;              ;
; 124   ; GND+       ;              ;
; 125   ; VCC_INT    ;              ;
; 126   ; GND        ;              ;
; 127   ; GND+       ;              ;
; 128   ; ^nCEO      ;              ;
; 129   ; #TRST      ;              ;
; 130   ; GND*       ;              ;
; 131   ; GND*       ;              ;
; 132   ; GND*       ;              ;
; 133   ; GND*       ;              ;
; 134   ; GND_IO     ;              ;
; 135   ; GND*       ;              ;
; 136   ; GND*       ;              ;
; 137   ; GND*       ;              ;
; 138   ; GND*       ;              ;
; 139   ; GND*       ;              ;
; 140   ; GND*       ;              ;
; 141   ; GND*       ;              ;
; 142   ; GND*       ;              ;
; 143   ; GND*       ;              ;
; 144   ; VCC_IO     ;              ;
+-------+------------+--------------+


+-----------------------------------------------+
; Control Signals                               ;
+------------------------------------------------
; Name ; Pin # ; Fan-Out ; Usage ; Global Usage ;
+------+-------+---------+-------+--------------+
; clk  ; 95    ; 4       ; Clock ; Pin          ;
+------+-------+---------+-------+--------------+


+---------------------------------+
; Global & Other Fast Signals     ;
+----------------------------------
; Name ; Pin # ; Fan-Out ; Global ;
+------+-------+---------+--------+
; clk  ; 95    ; 4       ; yes    ;
+------+-------+---------+--------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+----------------------------------
; Name      ; Fan-Out             ;
+-----------+---------------------+
; Q[3]~reg0 ; 2                   ;
; Q[1]~reg0 ; 2                   ;
; Q[2]~reg0 ; 2                   ;
; Q[0]~reg0 ; 1                   ;
; Di        ; 1                   ;
+-----------+---------------------+


+--------------------------------------------------+
; Local Routing Interconnect                       ;
+-----------------------------+--------------------+
; Local Routing Interconnects ; Number of MegaLABs ;
+-----------------------------+--------------------+
; 0                           ; 11                 ;
; 1                           ; 0                  ;
; 2                           ; 0                  ;
; 3                           ; 0                  ;
; 4                           ; 0                  ;
; 5                           ; 1                  ;
+-----------------------------+--------------------+


+--------------------------------------------+
; MegaLAB Interconnect                       ;
+-----------------------+--------------------+
; MegaLAB Interconnects ; Number of MegaLABs ;
+-----------------------+--------------------+
; 0                     ; 11                 ;
; 1                     ; 0                  ;
; 2                     ; 1                  ;
+-----------------------+--------------------+


+----------------------------------------------+
; LAB External Interconnect                    ;
+----------------------------+-----------------+
; LAB External Interconnects ; Number MegaLABs ;
+----------------------------+-----------------+
; 0                          ; 11              ;
; 1                          ; 0               ;
; 2                          ; 1               ;
+----------------------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; MegaLAB Usage Summary                                                                                                                                                                                                                                                                            ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------