verilog实现shiftreg verilog实现shiftreg，带测试文件。 文件相當完整，可以下載去測試... 👤 zxc23456789 ⬇️ 151 次下载 shiftreg verilog
vhdl编程实例 vhdl编程实例，一共有95个实例。 1_adder 2_adder 3_mul 4_comp 5_mux2 6_reg 7_shiftreg；... 👤 894898248 ⬇️ 83 次下载 vhdl 编程实例
