📄 phase_detector_top.tan.rpt
字号:
; Cut off read during write signal paths ; On ; ; ; ;
; Cut off feedback from I/O pins ; On ; ; ; ;
; Report Combined Fast/Slow Timing ; Off ; ; ; ;
; Ignore Clock Settings ; Off ; ; ; ;
; Analyze latches as synchronous elements ; On ; ; ; ;
; Enable Recovery/Removal analysis ; Off ; ; ; ;
; Enable Clock Latency ; Off ; ; ; ;
; Use TimeQuest Timing Analyzer ; Off ; ; ; ;
+-------------------------------------------------------+--------------------+------+----+-------------+
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk_10m ; ; User Pin ; None ; 0.000 ns ; 0.000 ns ; -- ; N/A ; N/A ; N/A ; ;
; clk_13_75m ; ; User Pin ; None ; 0.000 ns ; 0.000 ns ; -- ; N/A ; N/A ; N/A ; ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk_10m' ;
+-------+------------------------------------------------+----------------------------------+----------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period) ; From ; To ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-------+------------------------------------------------+----------------------------------+----------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A ; 152.51 MHz ( period = 6.557 ns ) ; fq_divider:fq_divider_10m|cnt[4] ; fq_divider:fq_divider_10m|cnt[9] ; clk_10m ; clk_10m ; None ; None ; 5.848 ns ;
; N/A ; 152.51 MHz ( period = 6.557 ns ) ; fq_divider:fq_divider_10m|cnt[4] ; fq_divider:fq_divider_10m|cnt[8] ; clk_10m ; clk_10m ; None ; None ; 5.848 ns ;
; N/A ; 152.51 MHz ( period = 6.557 ns ) ; fq_divider:fq_divider_10m|cnt[4] ; fq_divider:fq_divider_10m|cnt[6] ; clk_10m ; clk_10m ; None ; None ; 5.848 ns ;
; N/A ; 152.51 MHz ( period = 6.557 ns ) ; fq_divider:fq_divider_10m|cnt[4] ; fq_divider:fq_divider_10m|cnt[5] ; clk_10m ; clk_10m ; None ; None ; 5.848 ns ;
; N/A ; 152.51 MHz ( period = 6.557 ns ) ; fq_divider:fq_divider_10m|cnt[4] ; fq_divider:fq_divider_10m|cnt[4] ; clk_10m ; clk_10m ; None ; None ; 5.848 ns ;
; N/A ; 152.51 MHz ( period = 6.557 ns ) ; fq_divider:fq_divider_10m|cnt[4] ; fq_divider:fq_divider_10m|cnt[7] ; clk_10m ; clk_10m ; None ; None ; 5.848 ns ;
; N/A ; 152.51 MHz ( period = 6.557 ns ) ; fq_divider:fq_divider_10m|cnt[4] ; fq_divider:fq_divider_10m|cnt[3] ; clk_10m ; clk_10m ; None ; None ; 5.848 ns ;
; N/A ; 152.51 MHz ( period = 6.557 ns ) ; fq_divider:fq_divider_10m|cnt[4] ; fq_divider:fq_divider_10m|cnt[2] ; clk_10m ; clk_10m ; None ; None ; 5.848 ns ;
; N/A ; 152.51 MHz ( period = 6.557 ns ) ; fq_divider:fq_divider_10m|cnt[4] ; fq_divider:fq_divider_10m|cnt[1] ; clk_10m ; clk_10m ; None ; None ; 5.848 ns ;
; N/A ; 152.51 MHz ( period = 6.557 ns ) ; fq_divider:fq_divider_10m|cnt[4] ; fq_divider:fq_divider_10m|cnt[0] ; clk_10m ; clk_10m ; None ; None ; 5.848 ns ;
; N/A ; 159.69 MHz ( period = 6.262 ns ) ; fq_divider:fq_divider_10m|cnt[7] ; fq_divider:fq_divider_10m|cnt[9] ; clk_10m ; clk_10m ; None ; None ; 5.553 ns ;
; N/A ; 159.69 MHz ( period = 6.262 ns ) ; fq_divider:fq_divider_10m|cnt[7] ; fq_divider:fq_divider_10m|cnt[8] ; clk_10m ; clk_10m ; None ; None ; 5.553 ns ;
; N/A ; 159.69 MHz ( period = 6.262 ns ) ; fq_divider:fq_divider_10m|cnt[7] ; fq_divider:fq_divider_10m|cnt[6] ; clk_10m ; clk_10m ; None ; None ; 5.553 ns ;
; N/A ; 159.69 MHz ( period = 6.262 ns ) ; fq_divider:fq_divider_10m|cnt[7] ; fq_divider:fq_divider_10m|cnt[5] ; clk_10m ; clk_10m ; None ; None ; 5.553 ns ;
; N/A ; 159.69 MHz ( period = 6.262 ns ) ; fq_divider:fq_divider_10m|cnt[7] ; fq_divider:fq_divider_10m|cnt[4] ; clk_10m ; clk_10m ; None ; None ; 5.553 ns ;
; N/A ; 159.69 MHz ( period = 6.262 ns ) ; fq_divider:fq_divider_10m|cnt[7] ; fq_divider:fq_divider_10m|cnt[7] ; clk_10m ; clk_10m ; None ; None ; 5.553 ns ;
; N/A ; 159.69 MHz ( period = 6.262 ns ) ; fq_divider:fq_divider_10m|cnt[7] ; fq_divider:fq_divider_10m|cnt[3] ; clk_10m ; clk_10m ; None ; None ; 5.553 ns ;
; N/A ; 159.69 MHz ( period = 6.262 ns ) ; fq_divider:fq_divider_10m|cnt[7] ; fq_divider:fq_divider_10m|cnt[2] ; clk_10m ; clk_10m ; None ; None ; 5.553 ns ;
; N/A ; 159.69 MHz ( period = 6.262 ns ) ; fq_divider:fq_divider_10m|cnt[7] ; fq_divider:fq_divider_10m|cnt[1] ; clk_10m ; clk_10m ; None ; None ; 5.553 ns ;
; N/A ; 159.69 MHz ( period = 6.262 ns ) ; fq_divider:fq_divider_10m|cnt[7] ; fq_divider:fq_divider_10m|cnt[0] ; clk_10m ; clk_10m ; None ; None ; 5.553 ns ;
; N/A ; 163.43 MHz ( period = 6.119 ns ) ; fq_divider:fq_divider_10m|cnt[8] ; fq_divider:fq_divider_10m|cnt[9] ; clk_10m ; clk_10m ; None ; None ; 5.410 ns ;
; N/A ; 163.43 MHz ( period = 6.119 ns ) ; fq_divider:fq_divider_10m|cnt[8] ; fq_divider:fq_divider_10m|cnt[8] ; clk_10m ; clk_10m ; None ; None ; 5.410 ns ;
; N/A ; 163.43 MHz ( period = 6.119 ns ) ; fq_divider:fq_divider_10m|cnt[8] ; fq_divider:fq_divider_10m|cnt[6] ; clk_10m ; clk_10m ; None ; None ; 5.410 ns ;
; N/A ; 163.43 MHz ( period = 6.119 ns ) ; fq_divider:fq_divider_10m|cnt[8] ; fq_divider:fq_divider_10m|cnt[5] ; clk_10m ; clk_10m ; None ; None ; 5.410 ns ;
; N/A ; 163.43 MHz ( period = 6.119 ns ) ; fq_divider:fq_divider_10m|cnt[8] ; fq_divider:fq_divider_10m|cnt[4] ; clk_10m ; clk_10m ; None ; None ; 5.410 ns ;
; N/A ; 163.43 MHz ( period = 6.119 ns ) ; fq_divider:fq_divider_10m|cnt[8] ; fq_divider:fq_divider_10m|cnt[7] ; clk_10m ; clk_10m ; None ; None ; 5.410 ns ;
; N/A ; 163.43 MHz ( period = 6.119 ns ) ; fq_divider:fq_divider_10m|cnt[8] ; fq_divider:fq_divider_10m|cnt[3] ; clk_10m ; clk_10m ; None ; None ; 5.410 ns ;
; N/A ; 163.43 MHz ( period = 6.119 ns ) ; fq_divider:fq_divider_10m|cnt[8] ; fq_divider:fq_divider_10m|cnt[2] ; clk_10m ; clk_10m ; None ; None ; 5.410 ns ;
; N/A ; 163.43 MHz ( period = 6.119 ns ) ; fq_divider:fq_divider_10m|cnt[8] ; fq_divider:fq_divider_10m|cnt[1] ; clk_10m ; clk_10m ; None ; None ; 5.410 ns ;
; N/A ; 163.43 MHz ( period = 6.119 ns ) ; fq_divider:fq_divider_10m|cnt[8] ; fq_divider:fq_divider_10m|cnt[0] ; clk_10m ; clk_10m ; None ; None ; 5.410 ns ;
; N/A ; 164.45 MHz ( period = 6.081 ns ) ; fq_divider:fq_divider_10m|cnt[5] ; fq_divider:fq_divider_10m|cnt[9] ; clk_10m ; clk_10m ; None ; None ; 5.372 ns ;
; N/A ; 164.45 MHz ( period = 6.081 ns ) ; fq_divider:fq_divider_10m|cnt[5] ; fq_divider:fq_divider_10m|cnt[8] ; clk_10m ; clk_10m ; None ; None ; 5.372 ns ;
; N/A ; 164.45 MHz ( period = 6.081 ns ) ; fq_divider:fq_divider_10m|cnt[5] ; fq_divider:fq_divider_10m|cnt[6] ; clk_10m ; clk_10m ; None ; None ; 5.372 ns ;
; N/A ; 164.45 MHz ( period = 6.081 ns ) ; fq_divider:fq_divider_10m|cnt[5] ; fq_divider:fq_divider_10m|cnt[5] ; clk_10m ; clk_10m ; None ; None ; 5.372 ns ;
; N/A ; 164.45 MHz ( period = 6.081 ns ) ; fq_divider:fq_divider_10m|cnt[5] ; fq_divider:fq_divider_10m|cnt[4] ; clk_10m ; clk_10m ; None ; None ; 5.372 ns ;
; N/A ; 164.45 MHz ( period = 6.081 ns ) ; fq_divider:fq_divider_10m|cnt[5] ; fq_divider:fq_divider_10m|cnt[7] ; clk_10m ; clk_10m ; None ; None ; 5.372 ns ;
; N/A ; 164.45 MHz ( period = 6.081 ns ) ; fq_divider:fq_divider_10m|cnt[5] ; fq_divider:fq_divider_10m|cnt[3] ; clk_10m ; clk_10m ; None ; None ; 5.372 ns ;
; N/A ; 164.45 MHz ( period = 6.081 ns ) ; fq_divider:fq_divider_10m|cnt[5] ; fq_divider:fq_divider_10m|cnt[2] ; clk_10m ; clk_10m ; None ; None ; 5.372 ns ;
; N/A ; 164.45 MHz ( period = 6.081 ns ) ; fq_divider:fq_divider_10m|cnt[5] ; fq_divider:fq_divider_10m|cnt[1] ; clk_10m ; clk_10m ; None ; None ; 5.372 ns ;
; N/A ; 164.45 MHz ( period = 6.081 ns ) ; fq_divider:fq_divider_10m|cnt[5] ; fq_divider:fq_divider_10m|cnt[0] ; clk_10m ; clk_10m ; None ; None ; 5.372 ns ;
; N/A ; 169.23 MHz ( period = 5.909 ns ) ; fq_divider:fq_divider_10m|cnt[6] ; fq_divider:fq_divider_10m|cnt[9] ; clk_10m ; clk_10m ; None ; None ; 5.200 ns ;
; N/A ; 169.23 MHz ( period = 5.909 ns ) ; fq_divider:fq_divider_10m|cnt[6] ; fq_divider:fq_divider_10m|cnt[8] ; clk_10m ; clk_10m ; None ; None ; 5.200 ns ;
; N/A ; 169.23 MHz ( period = 5.909 ns ) ; fq_divider:fq_divider_10m|cnt[6] ; fq_divider:fq_divider_10m|cnt[6] ; clk_10m ; clk_10m ; None ; None ; 5.200 ns ;
; N/A ; 169.23 MHz ( period = 5.909 ns ) ; fq_divider:fq_divider_10m|cnt[6] ; fq_divider:fq_divider_10m|cnt[5] ; clk_10m ; clk_10m ; None ; None ; 5.200 ns ;
; N/A ; 169.23 MHz ( period = 5.909 ns ) ; fq_divider:fq_divider_10m|cnt[6] ; fq_divider:fq_divider_10m|cnt[4] ; clk_10m ; clk_10m ; None ; None ; 5.200 ns ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -