gfemultipliertaps.plg

来自「用于生成GF(2^m)有限域中乘法器的Verilog HDL源文件的C程序」· PLG 代码 · 共 43 行

PLG
43 行
字号 
<html>
<body>
<pre>
<h1>Build Log</h1>
<h3>
--------------------Configuration: GFEMultiplierTaps - Win32 Debug--------------------
</h3>
<h3>Command Lines</h3>
Creating temporary file "C:\DOCUME~1\Quick\LOCALS~1\Temp\RSP3ED.tmp" with contents
[
/nologo /MLd /W3 /Gm /GX /ZI /Od /D "WIN32" /D "_DEBUG" /D "_CONSOLE" /D "_MBCS" /Fp"Debug/GFEMultiplierTaps.pch" /Yu"stdafx.h" /Fo"Debug/" /Fd"Debug/" /FD /GZ /c 
"E:\My Document\My Works\C&Cpp\GFEMultiplierTaps\GFEMultiplierTaps.cpp"
]
Creating command line "cl.exe @C:\DOCUME~1\Quick\LOCALS~1\Temp\RSP3ED.tmp" 
Creating temporary file "C:\DOCUME~1\Quick\LOCALS~1\Temp\RSP3EE.tmp" with contents
[
/nologo /MLd /W3 /Gm /GX /ZI /Od /D "WIN32" /D "_DEBUG" /D "_CONSOLE" /D "_MBCS" /Fp"Debug/GFEMultiplierTaps.pch" /Yc"stdafx.h" /Fo"Debug/" /Fd"Debug/" /FD /GZ /c 
"E:\My Document\My Works\C&Cpp\GFEMultiplierTaps\StdAfx.cpp"
]
Creating command line "cl.exe @C:\DOCUME~1\Quick\LOCALS~1\Temp\RSP3EE.tmp" 
Creating temporary file "C:\DOCUME~1\Quick\LOCALS~1\Temp\RSP3EF.tmp" with contents
[
kernel32.lib user32.lib gdi32.lib winspool.lib comdlg32.lib advapi32.lib shell32.lib ole32.lib oleaut32.lib uuid.lib odbc32.lib odbccp32.lib kernel32.lib user32.lib gdi32.lib winspool.lib comdlg32.lib advapi32.lib shell32.lib ole32.lib oleaut32.lib uuid.lib odbc32.lib odbccp32.lib /nologo /subsystem:console /incremental:yes /pdb:"Debug/GFEMultiplierTaps.pdb" /debug /machine:I386 /out:"Debug/GFEMultiplierTaps.exe" /pdbtype:sept 
".\Debug\GFEMultiplierTaps.obj"
".\Debug\StdAfx.obj"
]
Creating command line "link.exe @C:\DOCUME~1\Quick\LOCALS~1\Temp\RSP3EF.tmp"
<h3>Output Window</h3>
Compiling...
StdAfx.cpp
Compiling...
Skipping... (no relevant changes detected)
GFEMultiplierTaps.cpp
Linking...



<h3>Results</h3>
GFEMultiplierTaps.exe - 0 error(s), 0 warning(s)
</pre>
</body>
</html>

gfemultipliertaps.plg - 源码说明

本页面展示了「用于生成GF(2^m)有限域中乘法器的Verilog HDL源文件的C程序」中的 gfemultipliertaps.plg 源码文件，采用 PLG 编程语言编写，共 43 行代码。您可以在线阅读完整代码内容，也可以返回资源详情页下载完整源码包进行本地学习和开发。

虫虫下载站收录了大量与Verilog相关的技术资源，包括源代码、技术文档、电路图等，是电子工程师和嵌入式开发者的专业学习平台。

⌨️ 快捷键说明

复制代码Ctrl + C
搜索代码Ctrl + F
全屏模式F11
增大字号Ctrl + =
减小字号Ctrl + -
显示快捷键?