halfadder.v
来自「本文提出一個根值4 蝴蝶元素使用(m, n) - 櫃臺減少硬體複雜, 延遲時間,」· Verilog 代码 · 共 12 行
V
12 行
module halfadder (cout,sum, A, B);
input A;
input B;
output sum;
output cout;
assign sum=A^B;
and a1(cout,A,B);
endmodule // half_adder
⌨️ 快捷键说明
复制代码Ctrl + C
搜索代码Ctrl + F
全屏模式F11
增大字号Ctrl + =
减小字号Ctrl + -
显示快捷键?