fulladder.v

来自「本文提出一個根值4 蝴蝶元素使用(m, n) - 櫃臺減少硬體複雜, 延遲時間,」· Verilog 代码 · 共 19 行

module fulladder (cout, sum, A, B,cin);

input A;
input B;
input cin; 

output sum;
output cout;

wire s1;
wire c1,c2;
wire b1;

halfadder ha0(c1,s1,A,B);
halfadder ha1(c2,sum,cin,s1);
assign cout = c1|c2;

endmodule // full_adder