inverter.v

来自「本文提出一個根值4 蝴蝶元素使用(m, n) - 櫃臺減少硬體複雜, 延遲時間,」· Verilog 代码 · 共 8 行

module inverter(out,in);

input in;
output out;
not not1(out,in);

endmodule