hh.fit.rpt

用VHDL 语言描述频率计的设计

;    |SM:SM1|                ; 3 (3)       ; 0            ; 0           ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 4 (4)      ; |hh|SM:SM1          ;
;    |SM:SM2|                ; 3 (3)       ; 0            ; 0           ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 4 (4)      ; |hh|SM:SM2          ;
;    |SM:SM3|                ; 3 (3)       ; 0            ; 0           ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 4 (4)      ; |hh|SM:SM3          ;
;    |SM:SM4|                ; 3 (3)       ; 0            ; 0           ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 4 (4)      ; |hh|SM:SM4          ;
;    |TESTFRE:T|             ; 2 (2)       ; 1            ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |hh|TESTFRE:T       ;
+----------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------+
; Delay Chain Summary                                                              ;
+---------+----------+---------------+---------------+-----------------------+-----+
; Name    ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+---------+----------+---------------+---------------+-----------------------+-----+
; UCLK    ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; CLK1    ; Input    ; ON            ; ON            ; --                    ; --  ;
; LED0[0] ; Output   ; --            ; --            ; --                    ; --  ;
; LED0[1] ; Output   ; --            ; --            ; --                    ; --  ;
; LED0[2] ; Output   ; --            ; --            ; --                    ; --  ;
; LED0[3] ; Output   ; --            ; --            ; --                    ; --  ;
; LED0[4] ; Output   ; --            ; --            ; --                    ; --  ;
; LED0[5] ; Output   ; --            ; --            ; --                    ; --  ;
; LED0[6] ; Output   ; --            ; --            ; --                    ; --  ;
; LED0[7] ; Output   ; --            ; --            ; --                    ; --  ;
; LED1[0] ; Output   ; --            ; --            ; --                    ; --  ;
; LED1[1] ; Output   ; --            ; --            ; --                    ; --  ;
; LED1[2] ; Output   ; --            ; --            ; --                    ; --  ;
; LED1[3] ; Output   ; --            ; --            ; --                    ; --  ;
; LED1[4] ; Output   ; --            ; --            ; --                    ; --  ;
; LED1[5] ; Output   ; --            ; --            ; --                    ; --  ;
; LED1[6] ; Output   ; --            ; --            ; --                    ; --  ;
; LED1[7] ; Output   ; --            ; --            ; --                    ; --  ;
; LED2[0] ; Output   ; --            ; --            ; --                    ; --  ;
; LED2[1] ; Output   ; --            ; --            ; --                    ; --  ;
; LED2[2] ; Output   ; --            ; --            ; --                    ; --  ;
; LED2[3] ; Output   ; --            ; --            ; --                    ; --  ;
; LED2[4] ; Output   ; --            ; --            ; --                    ; --  ;
; LED2[5] ; Output   ; --            ; --            ; --                    ; --  ;
; LED2[6] ; Output   ; --            ; --            ; --                    ; --  ;
; LED2[7] ; Output   ; --            ; --            ; --                    ; --  ;
; LED3[0] ; Output   ; --            ; --            ; --                    ; --  ;
; LED3[1] ; Output   ; --            ; --            ; --                    ; --  ;
; LED3[2] ; Output   ; --            ; --            ; --                    ; --  ;
; LED3[3] ; Output   ; --            ; --            ; --                    ; --  ;
; LED3[4] ; Output   ; --            ; --            ; --                    ; --  ;
; LED3[5] ; Output   ; --            ; --            ; --                    ; --  ;
; LED3[6] ; Output   ; --            ; --            ; --                    ; --  ;
; LED3[7] ; Output   ; --            ; --            ; --                    ; --  ;
+---------+----------+---------------+---------------+-----------------------+-----+


+--------------------------------------------------------+
; Pad To Core Delay Chain Fanout                         ;
+--------------------------+-------------------+---------+
; Source Pin / Fanout      ; Pad To Core Index ; Setting ;
+--------------------------+-------------------+---------+
; UCLK                     ;                   ;         ;
; CLK1                     ;                   ;         ;
;      - TESTFRE:T|div2clk ; 0                 ; ON      ;
;      - TESTFRE:T|RSTC    ; 0                 ; ON      ;
+--------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                     ;
+-------------------+--------------+---------+---------------------+--------+----------------------+------------------+
; Name              ; Location     ; Fan-Out ; Usage               ; Global ; Global Resource Used ; Global Line Name ;
+-------------------+--------------+---------+---------------------+--------+----------------------+------------------+
; CLK1              ; PIN_130      ; 2       ; Clock               ; no     ; --                   ; --               ;
; CNT10:C0|OUTY     ; LC_X8_Y6_N5  ; 5       ; Clock               ; yes    ; Global clock         ; GCLK2            ;
; CNT10:C1|OUTY     ; LC_X25_Y6_N4 ; 5       ; Clock               ; yes    ; Global clock         ; GCLK6            ;
; CNT10:C2|OUTY     ; LC_X26_Y6_N6 ; 4       ; Clock               ; yes    ; Global clock         ; GCLK7            ;
; TESTFRE:T|RSTC    ; LC_X10_Y6_N4 ; 19      ; Async. clear        ; yes    ; Global clock         ; GCLK0            ;
; TESTFRE:T|div2clk ; LC_X10_Y6_N2 ; 37      ; Clock, Clock enable ; yes    ; Global clock         ; GCLK1            ;
; UCLK              ; PIN_17       ; 5       ; Clock               ; yes    ; Global clock         ; GCLK3            ;
+-------------------+--------------+---------+---------------------+--------+----------------------+------------------+


+--------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                          ;
+-------------------+--------------+---------+----------------------+------------------+
; Name              ; Location     ; Fan-Out ; Global Resource Used ; Global Line Name ;
+-------------------+--------------+---------+----------------------+------------------+
; CNT10:C0|OUTY     ; LC_X8_Y6_N5  ; 5       ; Global clock         ; GCLK2            ;
; CNT10:C1|OUTY     ; LC_X25_Y6_N4 ; 5       ; Global clock         ; GCLK6            ;
; CNT10:C2|OUTY     ; LC_X26_Y6_N6 ; 4       ; Global clock         ; GCLK7            ;
; TESTFRE:T|RSTC    ; LC_X10_Y6_N4 ; 19      ; Global clock         ; GCLK0            ;
; TESTFRE:T|div2clk ; LC_X10_Y6_N2 ; 37      ; Global clock         ; GCLK1            ;
; UCLK              ; PIN_17       ; 5       ; Global clock         ; GCLK3            ;
+-------------------+--------------+---------+----------------------+------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+-----------------+---------------+
; Name            ; Fan-Out       ;
+-----------------+---------------+
; CNT10:C2|SS[0]  ; 6             ;
; CNT10:C1|SS[0]  ; 6             ;
; CNT10:C0|SS[0]  ; 6             ;
; REG4:R4|DOUT[3] ; 6             ;
; REG4:R4|DOUT[2] ; 6             ;
; REG4:R4|DOUT[1] ; 6             ;
; REG4:R4|DOUT[0] ; 6             ;
; REG4:R3|DOUT[3] ; 6             ;
; REG4:R3|DOUT[2] ; 6             ;
; REG4:R3|DOUT[1] ; 6             ;
; REG4:R3|DOUT[0] ; 6             ;
; REG4:R2|DOUT[3] ; 6             ;