hh.sim.rpt

用VHDL 语言描述频率计的设计

; |hh|CNT10:C2|SS[1]  ; |hh|CNT10:C2|SS[1]  ; regout           ;
; |hh|CNT10:C2|SS[2]  ; |hh|CNT10:C2|SS[2]  ; regout           ;
; |hh|CNT10:C2|SS[3]  ; |hh|CNT10:C2|SS[3]  ; regout           ;
; |hh|CNT10:C3|SS[0]  ; |hh|CNT10:C3|SS[0]  ; regout           ;
; |hh|CNT10:C3|SS[1]  ; |hh|CNT10:C3|SS[1]  ; regout           ;
; |hh|CNT10:C3|SS[2]  ; |hh|CNT10:C3|SS[2]  ; regout           ;
; |hh|CNT10:C3|SS[3]  ; |hh|CNT10:C3|SS[3]  ; regout           ;
; |hh|CNT10:C1|OUTY   ; |hh|CNT10:C1|OUTY   ; regout           ;
; |hh|CNT10:C2|OUTY   ; |hh|CNT10:C2|OUTY   ; regout           ;
; |hh|LED0[0]         ; |hh|LED0[0]         ; padio            ;
; |hh|LED0[1]         ; |hh|LED0[1]         ; padio            ;
; |hh|LED0[2]         ; |hh|LED0[2]         ; padio            ;
; |hh|LED0[3]         ; |hh|LED0[3]         ; padio            ;
; |hh|LED0[4]         ; |hh|LED0[4]         ; padio            ;
; |hh|LED0[5]         ; |hh|LED0[5]         ; padio            ;
; |hh|LED0[6]         ; |hh|LED0[6]         ; padio            ;
; |hh|LED0[7]         ; |hh|LED0[7]         ; padio            ;
; |hh|LED1[0]         ; |hh|LED1[0]         ; padio            ;
; |hh|LED1[1]         ; |hh|LED1[1]         ; padio            ;
; |hh|LED1[2]         ; |hh|LED1[2]         ; padio            ;
; |hh|LED1[3]         ; |hh|LED1[3]         ; padio            ;
; |hh|LED1[4]         ; |hh|LED1[4]         ; padio            ;
; |hh|LED1[5]         ; |hh|LED1[5]         ; padio            ;
; |hh|LED1[6]         ; |hh|LED1[6]         ; padio            ;
; |hh|LED1[7]         ; |hh|LED1[7]         ; padio            ;
; |hh|LED2[0]         ; |hh|LED2[0]         ; padio            ;
; |hh|LED2[1]         ; |hh|LED2[1]         ; padio            ;
; |hh|LED2[2]         ; |hh|LED2[2]         ; padio            ;
; |hh|LED2[3]         ; |hh|LED2[3]         ; padio            ;
; |hh|LED2[4]         ; |hh|LED2[4]         ; padio            ;
; |hh|LED2[5]         ; |hh|LED2[5]         ; padio            ;
; |hh|LED2[6]         ; |hh|LED2[6]         ; padio            ;
; |hh|LED2[7]         ; |hh|LED2[7]         ; padio            ;
; |hh|LED3[0]         ; |hh|LED3[0]         ; padio            ;
; |hh|LED3[1]         ; |hh|LED3[1]         ; padio            ;
; |hh|LED3[2]         ; |hh|LED3[2]         ; padio            ;
; |hh|LED3[3]         ; |hh|LED3[3]         ; padio            ;
; |hh|LED3[4]         ; |hh|LED3[4]         ; padio            ;
; |hh|LED3[5]         ; |hh|LED3[5]         ; padio            ;
; |hh|LED3[6]         ; |hh|LED3[6]         ; padio            ;
; |hh|LED3[7]         ; |hh|LED3[7]         ; padio            ;
+---------------------+---------------------+------------------+


The following table displays output ports that do not toggle to 0 during simulation.
+--------------------------------------------------------------+
; Missing 0-Value Coverage                                     ;
+---------------------+---------------------+------------------+
; Node Name           ; Output Port Name    ; Output Port Type ;
+---------------------+---------------------+------------------+
; |hh|SM:SM1|O[1]~212 ; |hh|SM:SM1|O[1]~212 ; combout          ;
; |hh|SM:SM1|O[1]~212 ; |hh|REG4:R1|DOUT[0] ; regout           ;
; |hh|SM:SM1|O[2]~213 ; |hh|SM:SM1|O[2]~213 ; combout          ;
; |hh|SM:SM1|O[2]~213 ; |hh|REG4:R1|DOUT[1] ; regout           ;
; |hh|SM:SM1|O[3]~214 ; |hh|SM:SM1|O[3]~214 ; combout          ;
; |hh|SM:SM1|O[3]~214 ; |hh|REG4:R1|DOUT[2] ; regout           ;
; |hh|SM:SM1|O[4]~215 ; |hh|SM:SM1|O[4]~215 ; combout          ;
; |hh|SM:SM1|O[4]~215 ; |hh|REG4:R1|DOUT[3] ; regout           ;
; |hh|SM:SM1|O[5]~216 ; |hh|SM:SM1|O[5]~216 ; combout          ;
; |hh|SM:SM1|O[6]~217 ; |hh|SM:SM1|O[6]~217 ; combout          ;
; |hh|SM:SM1|O[7]~218 ; |hh|SM:SM1|O[7]~218 ; combout          ;
; |hh|SM:SM2|O[1]~212 ; |hh|SM:SM2|O[1]~212 ; combout          ;
; |hh|SM:SM2|O[1]~212 ; |hh|REG4:R2|DOUT[0] ; regout           ;
; |hh|SM:SM2|O[2]~213 ; |hh|SM:SM2|O[2]~213 ; combout          ;
; |hh|SM:SM2|O[2]~213 ; |hh|REG4:R2|DOUT[1] ; regout           ;
; |hh|SM:SM2|O[3]~214 ; |hh|SM:SM2|O[3]~214 ; combout          ;
; |hh|SM:SM2|O[3]~214 ; |hh|REG4:R2|DOUT[2] ; regout           ;
; |hh|SM:SM2|O[4]~215 ; |hh|SM:SM2|O[4]~215 ; combout          ;
; |hh|SM:SM2|O[4]~215 ; |hh|REG4:R2|DOUT[3] ; regout           ;
; |hh|SM:SM2|O[5]~216 ; |hh|SM:SM2|O[5]~216 ; combout          ;
; |hh|SM:SM2|O[6]~217 ; |hh|SM:SM2|O[6]~217 ; combout          ;
; |hh|SM:SM2|O[7]~218 ; |hh|SM:SM2|O[7]~218 ; combout          ;
; |hh|SM:SM3|O[1]~212 ; |hh|SM:SM3|O[1]~212 ; combout          ;
; |hh|SM:SM3|O[1]~212 ; |hh|REG4:R3|DOUT[0] ; regout           ;
; |hh|SM:SM3|O[2]~213 ; |hh|SM:SM3|O[2]~213 ; combout          ;
; |hh|SM:SM3|O[2]~213 ; |hh|REG4:R3|DOUT[1] ; regout           ;
; |hh|SM:SM3|O[3]~214 ; |hh|SM:SM3|O[3]~214 ; combout          ;
; |hh|SM:SM3|O[3]~214 ; |hh|REG4:R3|DOUT[2] ; regout           ;
; |hh|SM:SM3|O[4]~215 ; |hh|SM:SM3|O[4]~215 ; combout          ;
; |hh|SM:SM3|O[4]~215 ; |hh|REG4:R3|DOUT[3] ; regout           ;
; |hh|SM:SM3|O[5]~216 ; |hh|SM:SM3|O[5]~216 ; combout          ;
; |hh|SM:SM3|O[6]~217 ; |hh|SM:SM3|O[6]~217 ; combout          ;
; |hh|SM:SM3|O[7]~218 ; |hh|SM:SM3|O[7]~218 ; combout          ;
; |hh|SM:SM4|O[1]~212 ; |hh|SM:SM4|O[1]~212 ; combout          ;
; |hh|SM:SM4|O[1]~212 ; |hh|REG4:R4|DOUT[0] ; regout           ;
; |hh|SM:SM4|O[2]~213 ; |hh|SM:SM4|O[2]~213 ; combout          ;
; |hh|SM:SM4|O[2]~213 ; |hh|REG4:R4|DOUT[1] ; regout           ;
; |hh|SM:SM4|O[3]~214 ; |hh|SM:SM4|O[3]~214 ; combout          ;
; |hh|SM:SM4|O[3]~214 ; |hh|REG4:R4|DOUT[2] ; regout           ;
; |hh|SM:SM4|O[4]~215 ; |hh|SM:SM4|O[4]~215 ; combout          ;
; |hh|SM:SM4|O[4]~215 ; |hh|REG4:R4|DOUT[3] ; regout           ;
; |hh|SM:SM4|O[5]~216 ; |hh|SM:SM4|O[5]~216 ; combout          ;
; |hh|SM:SM4|O[6]~217 ; |hh|SM:SM4|O[6]~217 ; combout          ;
; |hh|SM:SM4|O[7]~218 ; |hh|SM:SM4|O[7]~218 ; combout          ;
; |hh|CNT10:C1|SS[1]  ; |hh|CNT10:C1|SS[1]  ; regout           ;
; |hh|CNT10:C1|SS[2]  ; |hh|CNT10:C1|SS[2]  ; regout           ;
; |hh|CNT10:C1|SS[3]  ; |hh|CNT10:C1|SS[3]  ; regout           ;
; |hh|CNT10:C2|SS[0]  ; |hh|CNT10:C2|SS[0]  ; regout           ;
; |hh|CNT10:C2|SS[1]  ; |hh|CNT10:C2|SS[1]  ; regout           ;
; |hh|CNT10:C2|SS[2]  ; |hh|CNT10:C2|SS[2]  ; regout           ;
; |hh|CNT10:C2|SS[3]  ; |hh|CNT10:C2|SS[3]  ; regout           ;
; |hh|CNT10:C3|SS[0]  ; |hh|CNT10:C3|SS[0]  ; regout           ;
; |hh|CNT10:C3|SS[1]  ; |hh|CNT10:C3|SS[1]  ; regout           ;
; |hh|CNT10:C3|SS[2]  ; |hh|CNT10:C3|SS[2]  ; regout           ;
; |hh|CNT10:C3|SS[3]  ; |hh|CNT10:C3|SS[3]  ; regout           ;
; |hh|CNT10:C1|OUTY   ; |hh|CNT10:C1|OUTY   ; regout           ;
; |hh|CNT10:C2|OUTY   ; |hh|CNT10:C2|OUTY   ; regout           ;
; |hh|LED0[0]         ; |hh|LED0[0]         ; padio            ;
; |hh|LED0[1]         ; |hh|LED0[1]         ; padio            ;
; |hh|LED0[2]         ; |hh|LED0[2]         ; padio            ;
; |hh|LED0[3]         ; |hh|LED0[3]         ; padio            ;
; |hh|LED0[4]         ; |hh|LED0[4]         ; padio            ;
; |hh|LED0[5]         ; |hh|LED0[5]         ; padio            ;
; |hh|LED0[6]         ; |hh|LED0[6]         ; padio            ;
; |hh|LED0[7]         ; |hh|LED0[7]         ; padio            ;
; |hh|LED1[0]         ; |hh|LED1[0]         ; padio            ;
; |hh|LED1[1]         ; |hh|LED1[1]         ; padio            ;
; |hh|LED1[5]         ; |hh|LED1[5]         ; padio            ;
; |hh|LED1[6]         ; |hh|LED1[6]         ; padio            ;
; |hh|LED2[0]         ; |hh|LED2[0]         ; padio            ;
; |hh|LED2[1]         ; |hh|LED2[1]         ; padio            ;
; |hh|LED2[2]         ; |hh|LED2[2]         ; padio            ;
; |hh|LED2[3]         ; |hh|LED2[3]         ; padio            ;
; |hh|LED2[4]         ; |hh|LED2[4]         ; padio            ;
; |hh|LED2[5]         ; |hh|LED2[5]         ; padio            ;
; |hh|LED2[6]         ; |hh|LED2[6]         ; padio            ;
; |hh|LED2[7]         ; |hh|LED2[7]         ; padio            ;
; |hh|LED3[0]         ; |hh|LED3[0]         ; padio            ;
; |hh|LED3[1]         ; |hh|LED3[1]         ; padio            ;
; |hh|LED3[2]         ; |hh|LED3[2]         ; padio            ;
; |hh|LED3[3]         ; |hh|LED3[3]         ; padio            ;
; |hh|LED3[4]         ; |hh|LED3[4]         ; padio            ;
; |hh|LED3[5]         ; |hh|LED3[5]         ; padio            ;
; |hh|LED3[6]         ; |hh|LED3[6]         ; padio            ;
; |hh|LED3[7]         ; |hh|LED3[7]         ; padio            ;
+---------------------+---------------------+------------------+


+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage      ;
+--------+------------+


+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II Simulator
    Info: Version 5.1 Build 176 10/26/2005 SJ Full Version
    Info: Processing started: Thu Jun 21 16:08:36 2007
Info: Command: quartus_sim --read_settings_files=on --write_settings_files=off hh -c hh
Info: Overwriting simulation input file with simulation results
Info: Option to preserve fewer signal transitions to reduce memory requirements is enabled
    Info: Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Info: Simulation partitioned into 1 sub-simulations
Info: Simulation coverage is      10.10 %
Info: Number of transitions in simulation is 354
Info: Quartus II Simulator was successful. 0 errors, 0 warnings
    Info: Processing ended: Thu Jun 21 16:08:37 2007
    Info: Elapsed time: 00:00:01