cnt_n.v

来自「基于Verilog-HDL的硬件电路的实现 9.3 脉冲计数与显示 」· Verilog 代码 · 共 25 行

/** 脉冲的最大计数值为99999 **/

				
module CNT_N (P, CLR, COUNT);		
    input   P, CLR;
    output  [16:0]COUNT;
    reg     [16:0]COUNT;
				
	
    always @ (posedge P or negedge CLR)
     begin
       if (!CLR)
         begin
           COUNT=0;
         end
       else if (COUNT==17'd99999)
          begin
            COUNT=17'd99999;
          end
       else
            COUNT=COUNT+1;
     end
endmodule