📄 func_sim.log
字号:
2672 01110 0 z 2680 11110 0 z 2688 01110 0 z 2696 11110 0 z 2704 01110 0 z 2712 11110 0 z 2720 01110 0 z 2728 11110 0 z 2736 01110 0 z 2744 11110 0 z 2752 01110 0 z 2760 11110 0 z 2768 01110 0 z 2776 11110 0 z 2784 01110 0 z 2792 11110 0 z 2800 01110 0 z 2808 11110 0 z 2816 01110 0 z 2824 11110 0 z 2832 01110 0 z 2840 11110 0 z 2848 01110 0 z 2856 11110 0 z 2864 01110 0 z 2872 11110 0 z 2880 01110 0 z 2888 11110 0 z 2896 01110 0 z 2904 11110 0 z 2912 01110 0 z 2920 11110 0 z 2928 01110 0 z 2936 11110 0 z 2944 01110 0 z 2952 11110 0 z 2960 01110 0 z 2968 11110 0 z 2976 01110 0 z 2984 11110 0 z 2992 01110 0 z 3000 11110 0 z 3008 01110 0 z 3016 11110 0 z 3024 01110 0 z 3032 11110 0 z 3040 01110 0 z 3048 11110 0 z 3056 01110 0 z 3064 11110 0 z 3072 01110 0 z 3080 11110 0 z 3088 01110 0 z 3096 11110 0 z 3104 01110 0 z 3112 11110 0 z 3120 01110 0 z 3128 11110 0 z 3136 01110 0 z 3144 11110 0 z 3152 01110 0 z 3160 11110 0 z 3168 01110 0 z 3176 11110 0 z 3184 01110 0 z 3192 11110 0 z 3200 01110 0 z 3208 11110 0 z 3216 01110 0 z 3224 11110 0 z 3232 01110 0 z 3240 11110 0 z 3248 01110 0 z 3256 11110 0 z 3264 01110 0 z 3272 11110 0 z 3280 01110 0 z 3288 11110 0 z 3296 01110 0 z 3304 11110 0 z 3312 01110 0 z 3320 11110 0 z 3328 01110 0 z 3336 11110 0 z 3344 01110 0 z 3352 11110 0 z 3360 01110 0 z 3368 11110 0 z 3376 01110 0 z 3384 11110 0 z 3392 01110 0 z 3400 11110 0 z 3408 01110 0 z 3416 11110 0 z 3424 01110 0 z 3432 11110 0 z 3440 01110 0 z 3448 11110 0 z 3456 01110 0 z 3464 11110 0 z 3472 01110 0 z 3480 11110 0 z 3488 01110 0 z 3496 11110 0 z 3504 01110 0 z 3512 11110 0 z 3520 01110 0 z 3528 11110 0 z 3536 01110 0 z 3544 11110 0 z 3552 01110 0 z 3560 11110 0 z 3568 01110 0 z 3576 11110 0 z 3584 01110 0 z 3592 11110 0 z 3600 01110 0 z 3608 11110 0 z 3616 01110 0 z 3624 11110 0 z 3632 01110 0 z 3640 11110 0 z 3648 01110 0 z 3656 11110 0 z 3664 01110 0 z 3672 11110 0 z 3680 01110 0 z 3688 11110 0 z 3696 01110 0 z 3704 11110 0 z 3712 01110 0 z 3720 11110 0 z 3728 01110 0 z 3736 11110 0 z 3744 01110 0 z 3752 11110 0 z 3760 01110 0 z 3768 11110 0 z 3776 01110 0 z 3784 11110 0 z 3792 01110 0 z 3800 11110 0 z 3808 01110 0 z 3816 11110 0 z 3824 01110 0 z 3832 11110 0 z 3840 01110 0 z 3848 11110 0 z 3856 01110 0 z 3864 11110 0 z 3872 01110 0 z 3880 11110 0 z 3888 01110 0 z 3896 11110 0 z 3904 01110 0 z 3912 11110 0 z 3920 01110 0 z 3928 11110 0 z 3936 01110 0 z 3944 11110 0 z 3952 01110 0 z 3960 11110 0 z 3968 01110 0 z 3976 11110 0 z 3984 01110 0 z 3992 11110 0 z 4000 01110 0 z 4008 11110 0 z 4016 01110 0 z 4024 11110 0 z 4032 01110 0 z 4040 11110 0 z 4048 01110 0 z 4056 11110 0 z 4064 01110 0 z 4072 11110 0 z 4080 01110 0 z 4088 11110 0 z 4096 01110 0 z 4104 11110 0 z 4112 01110 0 z 4120 11110 0 z 4128 01110 0 z 4136 11110 0 z 4144 01110 0 z 4152 11110 0 z 4160 01110 0 z 4168 11110 0 z 4176 01110 0 z 4184 11110 0 z 4192 01110 0 z 4200 11110 0 z 4208 01110 0 z 4216 11110 0 z 4224 01110 0 z 4232 11110 0 z 4240 01110 0 z 4248 11110 0 z 4256 01110 0 z 4264 11110 0 z 4272 01110 0 z 4280 11110 0 z 4288 01110 0 z 4296 11110 0 z 4304 01110 0 z 4312 11110 0 z 4320 01110 0 z 4328 11110 0 z 4336 01110 0 z 4344 11110 0 z 4352 01110 0 z 4360 11110 0 z 4368 01110 0 z 4376 11110 0 z 4384 01110 0 z 4392 11110 0 z 4400 01110 0 z 4408 11110 0 z 4416 01110 0 z 4424 11110 0 z 4432 01110 0 z 4440 11110 0 z 4448 01110 0 z 4456 11110 0 z 4464 01110 0 z 4472 11110 0 z 4480 01110 0 z 4488 11110 0 z 4496 01110 0 z 4504 11110 0 z 4512 01110 0 z 4520 11110 0 z 4528 01110 0 z 4536 11110 0 z 4544 01110 0 z 4552 11110 0 z 4560 01110 0 z 4568 11110 0 z 4576 01110 0 z 4584 11110 0 z 4592 01110 0 z 4600 11110 0 z 4608 01110 0 z 4616 11110 0 z 4624 01110 0 z 4632 11110 0 z 4640 01110 0 z 4648 11110 0 z 4656 01110 0 z 4664 11110 0 z 4672 01110 0 z 4680 11110 0 z 4688 01110 0 z 4696 11110 0 z 4704 01110 0 z 4712 11110 0 z 4720 01110 0 z 4728 11110 0 z 4736 01110 0 z 4744 11110 0 z 4752 01110 0 z 4760 11110 0 z 4768 01110 0 z 4776 11110 0 z 4784 01110 0 z455406 simulation events + 29756 accelerated events + 57880 timing check eventsCPU time: 0.2 secs to compile + 0.8 secs to link + 2.0 secs in simulationEnd of VERILOG-XL 2.6.10 Jun 29, 1999 10:55:38
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -