_primary.vhd

来自「47译码器器的verilog源代码,经过编译仿真的」· VHDL 代码 · 共 8 行

library verilog;
use verilog.vl_types.all;
entity decode47_test is
    generic(
        delay           : integer := 100
    );
end decode47_test;