⭐ 欢迎来到虫虫下载站! | 📦 资源下载 📁 资源专辑 ℹ️ 关于我们
⭐ 虫虫下载站

📄 agc.sta.rpt

📁 AGC verilog实现
💻 RPT
📖 第 1 页 / 共 5 页
字号:
;  y_out[2]  ; rst        ; 9.554  ; 9.447  ; Fall       ; rst             ;
;  y_out[3]  ; rst        ; 9.465  ; 9.391  ; Fall       ; rst             ;
;  y_out[4]  ; rst        ; 9.693  ; 9.529  ; Fall       ; rst             ;
;  y_out[5]  ; rst        ; 13.141 ; 12.992 ; Fall       ; rst             ;
;  y_out[6]  ; rst        ; 8.503  ; 8.486  ; Fall       ; rst             ;
;  y_out[7]  ; rst        ; 10.116 ; 10.137 ; Fall       ; rst             ;
;  y_out[8]  ; rst        ; 9.434  ; 9.263  ; Fall       ; rst             ;
;  y_out[9]  ; rst        ; 10.406 ; 10.423 ; Fall       ; rst             ;
;  y_out[10] ; rst        ; 9.343  ; 9.115  ; Fall       ; rst             ;
;  y_out[11] ; rst        ; 11.877 ; 11.720 ; Fall       ; rst             ;
;  y_out[12] ; rst        ; 9.705  ; 9.613  ; Fall       ; rst             ;
;  y_out[13] ; rst        ; 10.590 ; 10.529 ; Fall       ; rst             ;
;  y_out[14] ; rst        ; 8.719  ; 8.645  ; Fall       ; rst             ;
;  y_out[15] ; rst        ; 10.338 ; 10.194 ; Fall       ; rst             ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; x_in[0]    ; y_out[1]    ; 8.814  ;    ;    ; 8.551  ;
; x_in[1]    ; y_out[0]    ; 9.327  ;    ;    ; 8.967  ;
; x_in[1]    ; y_out[2]    ; 10.472 ;    ;    ; 10.078 ;
; x_in[2]    ; y_out[1]    ; 9.871  ;    ;    ; 9.475  ;
; x_in[2]    ; y_out[3]    ; 10.220 ;    ;    ; 9.864  ;
; x_in[3]    ; y_out[2]    ; 10.469 ;    ;    ; 10.171 ;
; x_in[3]    ; y_out[4]    ; 10.355 ;    ;    ; 10.000 ;
; x_in[4]    ; y_out[3]    ; 10.381 ;    ;    ; 10.004 ;
; x_in[4]    ; y_out[5]    ; 10.472 ;    ;    ; 10.221 ;
; x_in[5]    ; y_out[4]    ; 9.553  ;    ;    ; 9.231  ;
; x_in[5]    ; y_out[6]    ; 8.278  ;    ;    ; 8.112  ;
; x_in[6]    ; y_out[5]    ; 10.731 ;    ;    ; 10.435 ;
; x_in[6]    ; y_out[7]    ; 7.574  ;    ;    ; 7.457  ;
; x_in[7]    ; y_out[6]    ; 9.369  ;    ;    ; 9.150  ;
; x_in[7]    ; y_out[8]    ; 10.363 ;    ;    ; 9.988  ;
; x_in[8]    ; y_out[7]    ; 6.945  ;    ;    ; 6.906  ;
; x_in[8]    ; y_out[9]    ; 6.896  ;    ;    ; 6.834  ;
; x_in[9]    ; y_out[8]    ; 10.084 ;    ;    ; 9.635  ;
; x_in[9]    ; y_out[10]   ; 9.989  ;    ;    ; 9.479  ;
; x_in[10]   ; y_out[9]    ; 7.159  ;    ;    ; 7.073  ;
; x_in[10]   ; y_out[11]   ; 8.702  ;    ;    ; 8.432  ;
; x_in[11]   ; y_out[10]   ; 9.486  ;    ;    ; 9.124  ;
; x_in[11]   ; y_out[12]   ; 9.805  ;    ;    ; 9.550  ;
; x_in[12]   ; y_out[11]   ; 8.563  ;    ;    ; 8.316  ;
; x_in[12]   ; y_out[13]   ; 7.242  ;    ;    ; 7.118  ;
; x_in[13]   ; y_out[12]   ; 9.987  ;    ;    ; 9.654  ;
; x_in[13]   ; y_out[14]   ; 8.967  ;    ;    ; 8.653  ;
; x_in[14]   ; y_out[13]   ; 7.314  ;    ;    ; 7.147  ;
; x_in[14]   ; y_out[15]   ; 6.924  ;    ;    ; 6.794  ;
; x_in[15]   ; y_out[14]   ; 8.493  ;    ;    ; 8.313  ;
+------------+-------------+--------+----+----+--------+


+-----------------------------------------------------+
; Minimum Propagation Delay                           ;
+------------+-------------+--------+----+----+-------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF    ;
+------------+-------------+--------+----+----+-------+
; x_in[0]    ; y_out[1]    ; 8.314  ;    ;    ; 8.060 ;
; x_in[1]    ; y_out[0]    ; 8.780  ;    ;    ; 8.434 ;
; x_in[1]    ; y_out[2]    ; 9.866  ;    ;    ; 9.489 ;
; x_in[2]    ; y_out[1]    ; 9.317  ;    ;    ; 8.938 ;
; x_in[2]    ; y_out[3]    ; 9.644  ;    ;    ; 9.304 ;
; x_in[3]    ; y_out[2]    ; 9.856  ;    ;    ; 9.571 ;
; x_in[3]    ; y_out[4]    ; 9.746  ;    ;    ; 9.406 ;
; x_in[4]    ; y_out[3]    ; 9.775  ;    ;    ; 9.400 ;
; x_in[4]    ; y_out[5]    ; 9.864  ;    ;    ; 9.608 ;
; x_in[5]    ; y_out[4]    ; 8.991  ;    ;    ; 8.682 ;
; x_in[5]    ; y_out[6]    ; 7.800  ;    ;    ; 7.639 ;
; x_in[6]    ; y_out[5]    ; 10.110 ;    ;    ; 9.812 ;
; x_in[6]    ; y_out[7]    ; 7.090  ;    ;    ; 6.961 ;
; x_in[7]    ; y_out[6]    ; 8.816  ;    ;    ; 8.590 ;
; x_in[7]    ; y_out[8]    ; 9.739  ;    ;    ; 9.365 ;
; x_in[8]    ; y_out[7]    ; 6.480  ;    ;    ; 6.424 ;
; x_in[8]    ; y_out[9]    ; 6.444  ;    ;    ; 6.367 ;
; x_in[9]    ; y_out[8]    ; 9.496  ;    ;    ; 9.067 ;
; x_in[9]    ; y_out[10]   ; 9.406  ;    ;    ; 8.919 ;
; x_in[10]   ; y_out[9]    ; 6.697  ;    ;    ; 6.597 ;
; x_in[10]   ; y_out[11]   ; 8.165  ;    ;    ; 7.890 ;
; x_in[11]   ; y_out[10]   ; 8.899  ;    ;    ; 8.538 ;
; x_in[11]   ; y_out[12]   ; 9.230  ;    ;    ; 8.972 ;
; x_in[12]   ; y_out[11]   ; 8.032  ;    ;    ; 7.780 ;
; x_in[12]   ; y_out[13]   ; 6.774  ;    ;    ; 6.640 ;
; x_in[13]   ; y_out[12]   ; 9.403  ;    ;    ; 9.069 ;
; x_in[13]   ; y_out[14]   ; 8.415  ;    ;    ; 8.099 ;
; x_in[14]   ; y_out[13]   ; 6.841  ;    ;    ; 6.665 ;
; x_in[14]   ; y_out[15]   ; 6.470  ;    ;    ; 6.329 ;
; x_in[15]   ; y_out[14]   ; 7.979  ;    ;    ; 7.805 ;
+------------+-------------+--------+----+----+-------+


----------------------------------------------
; Slow 1100mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1100mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 100.2 MHz ; 100.2 MHz       ; rst        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1100mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; rst   ; -4.490 ; -165.912          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1100mV 0C Model Hold Summary ;
+-------+--------+------------------+
; Clock ; Slack  ; End Point TNS    ;
+-------+--------+------------------+
; rst   ; -3.931 ; -135.692         ;
+-------+--------+------------------+


+---------------------------------------+
; Slow 1100mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; rst   ; -0.972 ; -31.318              ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1100mV 0C Model Removal Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; rst   ; -3.357 ; -117.050            ;
+-------+--------+---------------------+


+--------------------------------------------------+
; Slow 1100mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; rst   ; -3.016 ; -950.738                        ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; rst        ; 4.970 ; 4.891 ; Fall       ; rst             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; rst        ; -0.425 ; -0.361 ; Fall       ; rst             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; power[*]   ; rst        ; 13.284 ; 13.045 ; Rise       ; rst             ;
;  power[0]  ; rst        ; 11.241 ; 11.182 ; Rise       ; rst             ;
;  power[1]  ; rst        ; 12.341 ; 12.224 ; Rise       ; rst             ;
;  power[2]  ; rst        ; 12.143 ; 11.978 ; Rise       ; rst             ;
;  power[3]  ; rst        ; 12.633 ; 12.499 ; Rise       ; rst             ;
;  power[4]  ; rst        ; 13.284 ; 13.045 ; Rise       ; rst             ;
;  power[5]  ; rst        ; 11.271 ; 11.207 ; Rise       ; rst             ;
;  power[6]  ; rst        ; 12.260 ; 12.184 ; Rise       ; rst             ;
;  power[7]  ; rst        ; 11.338 ; 11.319 ; Rise       ; rst             ;
;  power[8]  ; rst        ; 11.336 ; 11.275 ; Rise       ; rst             ;
;  power[9]  ; rst        ; 11.157 ; 11.095 ; Rise       ; rst             ;
;  power[10] ; rst        ; 11.461 ; 11.417 ; Rise       ; rst             ;
;  power[11] ; rst        ; 11.214 ; 11.268 ; Rise       ; rst             ;
;  power[12] ; rst        ; 12.603 ; 12.529 ; Rise       ; rst             ;
;  power[13] ; rst        ; 11.222 ; 11.151 ; Rise       ; rst             ;
;  power[14] ; rst        ; 11.356 ; 11.277 ; Rise       ; rst             ;
;  power[15] ; rst        ; 11.487 ; 11.462 ; Rise       ; rst             ;
;  power[16] ; rst        ; 11.281 ; 11.218 ; Rise       ; rst             ;
;  power[17] ; rst        ; 12.383 ; 12.344 ; Rise       ; rst             ;
;  power[18] ; rst        ; 11.974 ; 11.783 ; Rise       ; rst             ;
;  power[19] ; rst        ; 12.252 ; 12.029 ; Rise       ; rst             ;
;  power[20] ; rst        ; 11.250 ; 11.216 ; Rise       ; rst             ;
;  power[21] ; rst        ; 12.799 ; 12.679 ; Rise       ; rst             ;
;  power[22] ; rst        ; 11.519 ; 11.513 ; Rise       ; rst             ;
;  power[23] ; rst        ; 12.867 ; 12.709 ; Rise       ; rst             ;
;  power[24] ; rst        ; 11.319 ; 11.363 ; Rise       ; rst             ;
;  power[25] ; rst        ; 12.190 ; 11.960 ; Rise       ; rst             ;
;  power[26] ; rst        ; 11.157 ; 11.201 ; Rise       ; rst             ;
;  power[27] ; rst        ; 12.107 ; 11.944 ; Rise       ; rst             ;
;  power[28] ; rst        ; 11.314 ; 11.348 ; Rise       ; rst             ;
;  power[29] ; rst        ; 12.728 ; 12.616 ; Rise       ; rst             ;

⌨️ 快捷键说明

复制代码 Ctrl + C
搜索代码 Ctrl + F
全屏模式 F11
切换主题 Ctrl + Shift + D
显示快捷键 ?
增大字号 Ctrl + =
减小字号 Ctrl + -