key2.v

来自「一个在xilinx公司ise编译环境下仿真成功的键盘操作程序。」· Verilog 代码 · 共 25 行

module key2 (keyin,ledout);
input  [7:0] keyin;
output [7:0] ledout;
reg [7:0] ledout_reg;
reg [7:0] buffer;
always @ (keyin)
	begin
	buffer=keyin;
	case(buffer)
		8'b11111110:ledout_reg=8'b11111110;	
		8'b11111101:ledout_reg=8'b11111100;
		8'b11111011:ledout_reg=8'b11111000;
		8'b11110111:ledout_reg=8'b11110000;
		8'b11101111:ledout_reg=8'b11100000;
		8'b11011111:ledout_reg=8'b11000000;
		8'b10111111:ledout_reg=8'b10000000;
		8'b01111111:ledout_reg=8'b00000000;							
		default:ledout_reg=8'b11111111;
		endcase
	end 
assign ledout=ledout_reg;	
endmodule