key.v

来自「一个在xilinx公司ise编译环境下仿真成功的键盘操作程序。」· Verilog 代码 · 共 16 行

module keyled (keyin,ledout);

input  [7:0] keyin;
output [7:0] ledout;

reg [7:0] ledout_reg;

always
	begin
	ledout_reg=keyin;
	end 

assign ledout = ledout_reg;	

endmodule