clk1.v

来自「一个支持精简指令的16位的risc cpu」· Verilog 代码 · 共 7 行

module clk1(clk,clk1);
input	clk;
output clk1;

assign	clk1 = ~clk;

endmodule