cout6.v
来自「用verilog实现的四乘四键盘程序,在Quartus II上编译通过并成功」· Verilog 代码 · 共 16 行
V
16 行
module cout6(out,clk,rst);
output[2:0] out;
input clk,rst;
reg[2:0] out;
always @(posedge clk )
begin
if (rst==0) out[2:0]<=3'b000;
else
begin if(out[2:0]==3'b101) out[2:0]<=3'b000;
else out[2:0]<=out[2:0]+1;
end
end
endmodule
⌨️ 快捷键说明
复制代码Ctrl + C
搜索代码Ctrl + F
全屏模式F11
增大字号Ctrl + =
减小字号Ctrl + -
显示快捷键?