decode47.v

来自「用verilog实现的四乘四键盘程序,在Quartus II上编译通过并成功」· Verilog 代码 · 共 28 行

module decode47(segment,dec);
output[6:0] segment;
input[3:0]  dec;
reg[6:0]	segment;
always @(dec)
  begin 
    case(dec)
      4'b0000:segment=7'b1111110;
      4'b0001:segment=7'b0110000;
      4'b0010:segment=7'b1101101;
	  4'b0011:segment=7'b1111001;
	  4'b0100:segment=7'b0110011;
	  4'b0101:segment=7'b1011011;
	  4'b0110:segment=7'b1011111;
	  4'b0111:segment=7'b1110000;
	  4'b1000:segment=7'b1111111;
	  4'b1001:segment=7'b1111011;
	  4'b1010:segment=7'b1110111;
	  4'b1011:segment=7'b0011111;
	  4'b1100:segment=7'b1001110;
	  4'b1101:segment=7'b0111101;
	  4'b1110:segment=7'b1001111;
	  4'b1111:segment=7'b1000111;
	  default:segment=7'bxxxxxxx;
   	endcase
  end
endmodule