com_digit.v

用verilog实现的四乘四键盘程序,在Quartus II上编译通过并成功

module com_digit(com_dec_bit,comcnt);

input[2:0] comcnt;
output[5:0] com_dec_bit;
reg[5:0] com_dec_bit;

always @(comcnt)
  begin
    case(comcnt)
    3'b000: com_dec_bit[5:0]=6'b000001;
    3'b001: com_dec_bit[5:0]=6'b000010;
    3'b010: com_dec_bit[5:0]=6'b000100;
    3'b011: com_dec_bit[5:0]=6'b001000;
    3'b100: com_dec_bit[5:0]=6'b010000;
    3'b101: com_dec_bit[5:0]=6'b100000;
    default:  com_dec_bit[5:0]=6'bxxxxxx;
    endcase
  end

endmodule