📄 key_scan1.fit.rpt
字号:
+--------------------------------------------------------------------------------------+
; Control Signals ;
+----------------------------+---------+---------+----------------------+--------------+
; Name ; Pin # ; Fan-Out ; Usage ; Global Usage ;
+----------------------------+---------+---------+----------------------+--------------+
; rst ; 64 ; 36 ; Async. clear ; Non-global ;
; div_clk:inst3|clk_scan~1 ; LC8_F28 ; 1 ; Clock enable ; Non-global ;
; clk_in ; 183 ; 33 ; Clock ; Pin ;
; div_clk:inst3|clk_200hz ; LC1_E1 ; 45 ; Clock ; Internal ;
; div_clk:inst3|clk_scan ; LC5_F28 ; 5 ; Clock ; Non-global ;
; key_scan:inst|reduce_nor~1 ; LC8_D10 ; 31 ; Clock / Clock enable ; Non-global ;
; key_scan:inst|q[1]~17 ; LC8_D18 ; 2 ; Clock enable ; Non-global ;
; div_clk:inst3|clk_200hz~1 ; LC5_E1 ; 1 ; Clock enable ; Non-global ;
+----------------------------+---------+---------+----------------------+--------------+
+-----------------------------------------------------+
; Global & Other Fast Signals ;
+-------------------------+--------+---------+--------+
; Name ; Pin # ; Fan-Out ; Global ;
+-------------------------+--------+---------+--------+
; clk_in ; 183 ; 33 ; yes ;
; div_clk:inst3|clk_200hz ; LC1_E1 ; 45 ; yes ;
; diny3 ; 78 ; 1 ; no ;
; diny4 ; 79 ; 1 ; no ;
+-------------------------+--------+---------+--------+
+---------------------------------------------+
; Carry Chains ;
+--------------------+------------------------+
; Carry Chain Length ; Number of Carry Chains ;
+--------------------+------------------------+
; 0 - 2 ; 0 ;
; 3 - 5 ; 0 ;
; 6 - 8 ; 0 ;
; 9 - 11 ; 0 ;
; 12 - 14 ; 0 ;
; 15 - 17 ; 0 ;
; 18 - 20 ; 0 ;
; 21 - 23 ; 0 ;
; 24 - 26 ; 0 ;
; 27 - 29 ; 0 ;
; 30 - 32 ; 2 ;
+--------------------+------------------------+
+----------------+
; Cascade Chains ;
+--------+-------+
; Length ; Count ;
+--------+-------+
; 2 ; 8 ;
+--------+-------+
+----------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals ;
+------------------------------------------------------------------------------------+---------+
; Name ; Fan-Out ;
+------------------------------------------------------------------------------------+---------+
; rst ; 36 ;
; key_scan:inst|reduce_nor~19 ; 31 ;
; cout6:inst2|out[1]~111 ; 19 ;
; cout6:inst2|out[0]~110 ; 18 ;
; cout6:inst2|out[2]~112 ; 12 ;
; mux6_1:53|qout[3]~391 ; 7 ;
; mux6_1:53|qout[1]~383 ; 7 ;
; mux6_1:53|qout[2]~387 ; 7 ;
; mux6_1:53|qout[0]~379 ; 7 ;
; key_scan:inst|q[0]~20 ; 7 ;
; key_scan:inst|q[1]~19 ; 6 ;
; div_clk:inst3|reduce_nor~656 ; 6 ;
; div_clk:inst3|clk_scan~12 ; 5 ;
; div_clk:inst3|lpm_add_sub:add_rtl_1|addcore:adder|a_csnbuffer:result_node|cout[0] ; 3 ;
; qudou:13|d:17|q~11 ; 3 ;
; qudou:11|d:17|q~12 ; 3 ;
; qudou:6|d:17|q~8 ; 3 ;
; qudou:10|d:17|q~12 ; 3 ;
; div_clk:inst3|lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|cout[0] ; 3 ;
; div_clk:inst3|k[31]~357 ; 2 ;
; div_clk:inst3|i[5]~390 ; 2 ;
; mux1_6:49|out2[2]~6 ; 2 ;
; mux1_6:49|out1[2]~6 ; 2 ;
; div_clk:inst3|lpm_add_sub:add_rtl_1|addcore:adder|a_csnbuffer:result_node|cout[13] ; 2 ;
; div_clk:inst3|lpm_add_sub:add_rtl_1|addcore:adder|a_csnbuffer:result_node|cout[7] ; 2 ;
; div_clk:inst3|lpm_add_sub:add_rtl_1|addcore:adder|a_csnbuffer:result_node|cout[21] ; 2 ;
; div_clk:inst3|i[14]~382 ; 2 ;
; key_scan:inst|qout[0]~12 ; 2 ;
; div_clk:inst3|lpm_add_sub:add_rtl_1|addcore:adder|a_csnbuffer:result_node|cout[28] ; 2 ;
; div_clk:inst3|lpm_add_sub:add_rtl_1|addcore:adder|a_csnbuffer:result_node|cout[27] ; 2 ;
; div_clk:inst3|k[12]~352 ; 2 ;
; div_clk:inst3|i[9]~380 ; 2 ;
; mux1_6:49|out0[0]~4 ; 2 ;
; mux1_6:49|out1[0]~4 ; 2 ;
; div_clk:inst3|lpm_add_sub:add_rtl_1|addcore:adder|a_csnbuffer:result_node|cout[25] ; 2 ;
; div_clk:inst3|i[10]~379 ; 2 ;
; div_clk:inst3|lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|cout[22] ; 2 ;
; div_clk:inst3|lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|cout[20] ; 2 ;
; div_clk:inst3|i[11]~378 ; 2 ;
; mux1_6:49|out2[0]~4 ; 2 ;
; div_clk:inst3|lpm_add_sub:add_rtl_1|addcore:adder|a_csnbuffer:result_node|cout[11] ; 2 ;
; div_clk:inst3|i[7]~391 ; 2 ;
; div_clk:inst3|lpm_add_sub:add_rtl_1|addcore:adder|a_csnbuffer:result_node|cout[3] ; 2 ;
; div_clk:inst3|lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|cout[18] ; 2 ;
; div_clk:inst3|lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|cout[19] ; 2 ;
; div_clk:inst3|lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|cout[29] ; 2 ;
; div_clk:inst3|lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|cout[30] ; 2 ;
; div_clk:inst3|lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|cout[24] ; 2 ;
; div_clk:inst3|k[21]~343 ; 2 ;
; div_clk:inst3|i[1]~388 ; 2 ;
+------------------------------------------------------------------------------------+---------+
+---------------------------------------------------------------------------------------------------+
; Peripheral Signals ;
+-------------------------+--------+-------+-----------------+---------------------------+----------+
; Peripheral Signal ; Source ; Usage ; Dedicated Clock ; Peripheral Control Signal ; Polarity ;
+-------------------------+--------+-------+-----------------+---------------------------+----------+
; div_clk:inst3|clk_200hz ; LC1_E1 ; Clock ; no ; yes ; +ve ;
+-------------------------+--------+-------+-----------------+---------------------------+----------+
+-------------------------------------------+
; LAB ;
+--------------------------+----------------+
; Number of Logic Elements ; Number of LABs ;
+--------------------------+----------------+
; 0 ; 168 ;
; 1 ; 17 ;
; 2 ; 4 ;
; 3 ; 1 ;
; 4 ; 0 ;
; 5 ; 1 ;
; 6 ; 0 ;
; 7 ; 2 ;
; 8 ; 23 ;
+--------------------------+----------------+
+----------------------------------------------+
; Local Routing Interconnect ;
+-----------------------------+----------------+
; Local Routing Interconnects ; Number of LABs ;
+-----------------------------+----------------+
; 0 ; 197 ;
; 1 ; 2 ;
; 2 ; 1 ;
; 3 ; 0 ;
; 4 ; 0 ;
; 5 ; 6 ;
; 6 ; 6 ;
; 7 ; 4 ;
+-----------------------------+----------------+
+---------------------------------------------+
; LAB External Interconnect ;
+----------------------------+----------------+
; LAB External Interconnects ; Number of LABs ;
+----------------------------+----------------+
; 0 ; 168 ;
; 1 ; 12 ;
; 2 ; 5 ;
; 3 ; 4 ;
; 4 ; 3 ;
; 5 ; 3 ;
; 6 ; 4 ;
; 7 ; 1 ;
; 8 ; 9 ;
; 9 ; 4 ;
; 10 ; 1 ;
; 11 ; 0 ;
; 12 ; 2 ;
+----------------------------+----------------+
+------------------------------------------------------------------------------------------+
; Row Interconnect ;
+-------+---------------------+-----------------------------+------------------------------+
; Row ; Interconnect Used ; Left Half Interconnect Used ; Right Half Interconnect Used ;
+-------+---------------------+-----------------------------+------------------------------+
; A ; 1 / 144 ( < 1 % ) ; 0 / 72 ( 0 % ) ; 4 / 72 ( 5 % ) ;
; B ; 0 / 144 ( 0 % ) ; 0 / 72 ( 0 % ) ; 0 / 72 ( 0 % ) ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -