tiaoping.fit.rpt

条屏控制器的CPLD编程,主要完成移位寄存器、编码器和译码器的功能

; 11       ; 16         ; --       ; rd             ; input  ; LVTTL        ;         ; Y               ;
; 12       ; 17         ; --       ; serial_og      ; output ; LVTTL        ;         ; Y               ;
; 13       ; 18         ; --       ; serial_or      ; output ; LVTTL        ;         ; Y               ;
; 14       ; 19         ; --       ; oe_out         ; output ; LVTTL        ;         ; Y               ;
; 15       ; 20         ; --       ; clk_out        ; output ; LVTTL        ;         ; Y               ;
; 16       ; 21         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 17       ; 22         ; --       ; VCCINT         ; power  ;              ; 3.3V    ;                 ;
; 18       ; 23         ; --       ; xlat           ; output ; LVTTL        ;         ; Y               ;
; 19       ; 24         ; --       ; addr_out3      ; output ; LVTTL        ;         ; Y               ;
; 20       ; 25         ; --       ; addr_out2      ; output ; LVTTL        ;         ; Y               ;
; 21       ; 26         ; --       ; addr_out1      ; output ; LVTTL        ;         ; Y               ;
; 22       ; 27         ; --       ; addr_out0      ; output ; LVTTL        ;         ; Y               ;
; 23       ; 28         ; --       ; din[7]         ; input  ; LVTTL        ;         ; Y               ;
; 24       ; 29         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 25       ; 30         ; --       ; din[6]         ; input  ; LVTTL        ;         ; Y               ;
; 26       ; 31         ; --       ; +TCK           ; input  ; LVTTL        ;         ; N               ;
; 27       ; 32         ; --       ; din[5]         ; input  ; LVTTL        ;         ; Y               ;
; 28       ; 33         ; --       ; din[4]         ; input  ; LVTTL        ;         ; Y               ;
; 29       ; 34         ; --       ; VCCIO          ; power  ;              ; 3.3V    ;                 ;
; 30       ; 35         ; --       ; din[3]         ; input  ; LVTTL        ;         ; Y               ;
; 31       ; 36         ; --       ; din[2]         ; input  ; LVTTL        ;         ; Y               ;
; 32       ; 37         ; --       ; *TDO           ; output ; LVTTL        ;         ; N               ;
; 33       ; 38         ; --       ; din[1]         ; input  ; LVTTL        ;         ; Y               ;
; 34       ; 39         ; --       ; din[0]         ; input  ; LVTTL        ;         ; Y               ;
; 35       ; 40         ; --       ; sel_out2       ; output ; LVTTL        ;         ; Y               ;
; 36       ; 41         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 37       ; 42         ; --       ; clk            ; input  ; LVTTL        ;         ; Y               ;
; 38       ; 43         ; --       ; p1_5           ; input  ; LVTTL        ;         ; Y               ;
; 39       ; 0          ; --       ; p1_6           ; input  ; LVTTL        ;         ; Y               ;
; 40       ; 1          ; --       ; d_sel          ; input  ; LVTTL        ;         ; Y               ;
; 41       ; 2          ; --       ; VCCINT         ; power  ;              ; 3.3V    ;                 ;
; 42       ; 3          ; --       ; cpld_sel       ; input  ; LVTTL        ;         ; Y               ;
; 43       ; 4          ; --       ; sel_addr1      ; input  ; LVTTL        ;         ; Y               ;
; 44       ; 5          ; --       ; sel_addr0      ; input  ; LVTTL        ;         ; Y               ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+


+--------------------------------------------------------------------------------------------------+
; I/O Standard                                                                                     ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
; I/O Standard ; Input Vref ; Dedicated Input Pins ; Pins in I/O Bank1 ; Pins in I/O Bank2 ; Total ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
; LVTTL        ; -          ; 4                    ; 0                 ; 0                 ; 4     ;
+--------------+------------+----------------------+-------------------+-------------------+-------+


+---------------------------------------------------------------------+
; Dedicated Inputs I/O                                                ;
+-------+-------+-------+-------+--------------+------------+---------+
; Name  ; Pin # ; Type  ; VCCIO ; I/O Standard ; Input Vref ; Current ;
+-------+-------+-------+-------+--------------+------------+---------+
; clk   ; 37    ; Input ; --    ; LVTTL        ; -          ; 0 mA    ;
; d_sel ; 40    ; Input ; --    ; LVTTL        ; -          ; 0 mA    ;
; p1_5  ; 38    ; Input ; --    ; LVTTL        ; -          ; 0 mA    ;
; p1_6  ; 39    ; Input ; --    ; LVTTL        ; -          ; 0 mA    ;
+-------+-------+-------+-------+--------------+------------+---------+


+-----------------------------------------------+
; Output Pin Default Load For Reported TCO      ;
+--------------+-------+------------------------+
; I/O Standard ; Load  ; Termination Resistance ;
+--------------+-------+------------------------+
; LVTTL        ; 10 pF ; Not Available          ;
; LVCMOS       ; 10 pF ; Not Available          ;
; 3.3-V PCI    ; 10 pF ; 25 Ohm (Parallel)      ;
; 2.5 V        ; 10 pF ; Not Available          ;
+--------------+-------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                         ;
+-----------------------------------+------------+------+-------------------------------------------------------+
; Compilation Hierarchy Node        ; Macrocells ; Pins ; Full Hierarchy Name                                   ;
+-----------------------------------+------------+------+-------------------------------------------------------+
; |tiaoping                         ; 45         ; 36   ; |tiaoping                                             ;
;    |lpm_counter:addr_count_rtl_2| ; 4          ; 0    ; |tiaoping|lpm_counter:addr_count_rtl_2                ;
;    |lpm_counter:counter_rtl_0|    ; 6          ; 0    ; |tiaoping|lpm_counter:counter_rtl_0                   ;
;    |lpm_counter:data_count_rtl_1| ; 5          ; 0    ; |tiaoping|lpm_counter:data_count_rtl_1                ;
;       |p8count:p8c[0]|            ; 5          ; 0    ; |tiaoping|lpm_counter:data_count_rtl_1|p8count:p8c[0] ;
+-----------------------------------+------------+------+-------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                   ;
+----------------------------------------------------+----------+---------+----------------------+--------+----------------------+------------------+
; Name                                               ; Location ; Fan-Out ; Usage                ; Global ; Global Resource Used ; Global Line Name ;
+----------------------------------------------------+----------+---------+----------------------+--------+----------------------+------------------+
; clk                                                ; PIN_37   ; 13      ; Clock                ; yes    ; On                   ; --               ;
; clk_out~86sexpbal                                  ; LC28     ; 1       ; Async. clear         ; no     ; --                   ; --               ;
; clk_out~reg0                                       ; LC26     ; 4       ; Preset               ; no     ; --                   ; --               ;
; counter~135sexp                                    ; SEXP6    ; 1       ; Async. clear         ; no     ; --                   ; --               ;
; counter~137sexp                                    ; SEXP8    ; 1       ; Async. clear         ; no     ; --                   ; --               ;
; counter~139sexp                                    ; SEXP9    ; 1       ; Async. clear         ; no     ; --                   ; --               ;
; cpld_sel                                           ; PIN_42   ; 47      ; Async. clear, Preset ; no     ; --                   ; --               ;
; d_sel                                              ; PIN_40   ; 2       ; Clock enable         ; no     ; --                   ; --               ;
; flag_counter                                       ; LC2      ; 21      ; Clock enable         ; no     ; --                   ; --               ;
; flag_data                                          ; LC62     ; 14      ; Preset               ; no     ; --                   ; --               ;