combo_str.v.bak

来自「Systemverilog 编写的贩卖机代码」· BAK 代码 · 共 15 行

module Combo_str(y,a,b,c,d);
	output	y;
	input		a,b,c,d;
	
	wire		w1,w2,w3,w4;
	
	and			(y,w2,w3);
	not			(w2,w1);
	or			(w1,a,d);
	and			(w3,b,c,w4);
	not			(w4,d);
	
endmodule