test.tan.rpt
来自「uart 通用异步接受机 编译环境为quartus」· RPT 代码 · 共 338 行 · 第 1/5 页
RPT
338 行
; N/A ; 144.93 MHz ( period = 6.900 ns ) ; uart:inst|rxidle ; uart:inst|rxreg[6] ; clk ; clk ; None ; None ; 4.500 ns ;
; N/A ; 144.93 MHz ( period = 6.900 ns ) ; uart:inst|rxidle ; uart:inst|rxreg[5] ; clk ; clk ; None ; None ; 4.500 ns ;
; N/A ; 144.93 MHz ( period = 6.900 ns ) ; uart:inst|rxidle ; uart:inst|rxreg[4] ; clk ; clk ; None ; None ; 4.500 ns ;
; N/A ; 144.93 MHz ( period = 6.900 ns ) ; uart:inst|rxidle ; uart:inst|rxreg[3] ; clk ; clk ; None ; None ; 4.500 ns ;
; N/A ; 144.93 MHz ( period = 6.900 ns ) ; uart:inst|rxidle ; uart:inst|rxreg[2] ; clk ; clk ; None ; None ; 4.500 ns ;
; N/A ; 144.93 MHz ( period = 6.900 ns ) ; uart:inst|rxidle ; uart:inst|rxreg[1] ; clk ; clk ; None ; None ; 4.500 ns ;
; N/A ; 144.93 MHz ( period = 6.900 ns ) ; uart:inst|rxidle ; uart:inst|rxreg[0] ; clk ; clk ; None ; None ; 4.500 ns ;
; N/A ; 144.93 MHz ( period = 6.900 ns ) ; uart:inst|rxidle ; uart:inst|rxidle ; clk ; clk ; None ; None ; 4.500 ns ;
; N/A ; 144.93 MHz ( period = 6.900 ns ) ; uart:inst|cnt[0] ; uart:inst|cnt[1] ; clk ; clk ; None ; None ; 4.500 ns ;
; N/A ; 144.93 MHz ( period = 6.900 ns ) ; uart:inst1|rd1 ; uart:inst1|rd2 ; clk ; clk ; None ; None ; 4.500 ns ;
; N/A ; 144.93 MHz ( period = 6.900 ns ) ; uart:inst|cnt[0] ; uart:inst|cnt[0] ; clk ; clk ; None ; None ; 4.500 ns ;
; N/A ; 147.06 MHz ( period = 6.800 ns ) ; uart:inst|txreg[4] ; uart:inst|txreg[3] ; clk ; clk ; None ; None ; 4.400 ns ;
; N/A ; 147.06 MHz ( period = 6.800 ns ) ; uart:inst|txreg[6] ; uart:inst|txreg[3] ; clk ; clk ; None ; None ; 4.400 ns ;
; N/A ; 147.06 MHz ( period = 6.800 ns ) ; uart:inst|txtag1 ; uart:inst|txreg[3] ; clk ; clk ; None ; None ; 4.400 ns ;
; N/A ; 147.06 MHz ( period = 6.800 ns ) ; uart:inst|txreg[7] ; uart:inst|txreg[3] ; clk ; clk ; None ; None ; 4.400 ns ;
; N/A ; 147.06 MHz ( period = 6.800 ns ) ; uart:inst|txtag2 ; uart:inst|txreg[1] ; clk ; clk ; None ; None ; 4.400 ns ;
; N/A ; 147.06 MHz ( period = 6.800 ns ) ; uart:inst|txreg[0] ; uart:inst|txreg[1] ; clk ; clk ; None ; None ; 4.400 ns ;
; N/A ; 147.06 MHz ( period = 6.800 ns ) ; uart:inst|txreg[2] ; uart:inst|txreg[1] ; clk ; clk ; None ; None ; 4.400 ns ;
; N/A ; 147.06 MHz ( period = 6.800 ns ) ; uart:inst|txreg[1] ; uart:inst|txreg[1] ; clk ; clk ; None ; None ; 4.400 ns ;
; N/A ; 147.06 MHz ( period = 6.800 ns ) ; uart:inst|txreg[3] ; uart:inst|txreg[1] ; clk ; clk ; None ; None ; 4.400 ns ;
; N/A ; 147.06 MHz ( period = 6.800 ns ) ; uart:inst|txreg[5] ; uart:inst|txreg[1] ; clk ; clk ; None ; None ; 4.400 ns ;
; N/A ; 147.06 MHz ( period = 6.800 ns ) ; uart:inst|txreg[4] ; uart:inst|txreg[1] ; clk ; clk ; None ; None ; 4.400 ns ;
; N/A ; 147.06 MHz ( period = 6.800 ns ) ; uart:inst|txreg[6] ; uart:inst|txreg[1] ; clk ; clk ; None ; None ; 4.400 ns ;
; N/A ; 147.06 MHz ( period = 6.800 ns ) ; uart:inst|txtag1 ; uart:inst|txreg[1] ; clk ; clk ; None ; None ; 4.400 ns ;
; N/A ; 147.06 MHz ( period = 6.800 ns ) ; uart:inst|txreg[7] ; uart:inst|txreg[1] ; clk ; clk ; None ; None ; 4.400 ns ;
; N/A ; 147.06 MHz ( period = 6.800 ns ) ; uart:inst|txtag2 ; uart:inst|txreg[2] ; clk ; clk ; None ; None ; 4.400 ns ;
; N/A ; 147.06 MHz ( period = 6.800 ns ) ; uart:inst|txreg[0] ; uart:inst|txreg[2] ; clk ; clk ; None ; None ; 4.400 ns ;
; N/A ; 147.06 MHz ( period = 6.800 ns ) ; uart:inst|txreg[2] ; uart:inst|txreg[2] ; clk ; clk ; None ; None ; 4.400 ns ;
; N/A ; 147.06 MHz ( period = 6.800 ns ) ; uart:inst|txreg[1] ; uart:inst|txreg[2] ; clk ; clk ; None ; None ; 4.400 ns ;
; N/A ; 147.06 MHz ( period = 6.800 ns ) ; uart:inst|txreg[3] ; uart:inst|txreg[2] ; clk ; clk ; None ; None ; 4.400 ns ;
; N/A ; 147.06 MHz ( period = 6.800 ns ) ; uart:inst|txreg[5] ; uart:inst|txreg[2] ; clk ; clk ; None ; None ; 4.400 ns ;
; N/A ; 147.06 MHz ( period = 6.800 ns ) ; uart:inst|txreg[4] ; uart:inst|txreg[2] ; clk ; clk ; None ; None ; 4.400 ns ;
; N/A ; 147.06 MHz ( period = 6.800 ns ) ; uart:inst|txreg[6] ; uart:inst|txreg[2] ; clk ; clk ; None ; None ; 4.400 ns ;
; N/A ; 147.06 MHz ( period = 6.800 ns ) ; uart:inst|txtag1 ; uart:inst|txreg[2] ; clk ; clk ; None ; None ; 4.400 ns ;
; N/A ; 147.06 MHz ( period = 6.800 ns ) ; uart:inst|txreg[7] ; uart:inst|txreg[2] ; clk ; clk ; None ; None ; 4.400 ns ;
; N/A ; 147.06 MHz ( period = 6.800 ns ) ; uart:inst|txtag2 ; uart:inst|txreg[0] ; clk ; clk ; None ; None ; 4.400 ns ;
; N/A ; 147.06 MHz ( period = 6.800 ns ) ; uart:inst|txreg[0] ; uart:inst|txreg[0] ; clk ; clk ; None ; None ; 4.400 ns ;
; N/A ; 147.06 MHz ( period = 6.800 ns ) ; uart:inst|txreg[2] ; uart:inst|txreg[0] ; clk ; clk ; None ; None ; 4.400 ns ;
; N/A ; 147.06 MHz ( period = 6.800 ns ) ; uart:inst|txreg[1] ; uart:inst|txreg[0] ; clk ; clk ; None ; None ; 4.400 ns ;
; N/A ; 147.06 MHz ( period = 6.800 ns ) ; uart:inst|txreg[3] ; uart:inst|txreg[0] ; clk ; clk ; None ; None ; 4.400 ns ;
; N/A ; 147.06 MHz ( period = 6.800 ns ) ; uart:inst|txreg[5] ; uart:inst|txreg[0] ; clk ; clk ; None ; None ; 4.400 ns ;
; N/A ; 147.06 MHz ( period = 6.800 ns ) ; uart:inst|txreg[4] ; uart:inst|txreg[0] ; clk ; clk ; None ; None ; 4.400 ns ;
; N/A ; 147.06 MHz ( period = 6.800 ns ) ; uart:inst|txreg[6] ; uart:inst|txreg[0] ; clk ; clk ; None ; None ; 4.400 ns ;
; N/A ; 147.06 MHz ( period = 6.800 ns ) ; uart:inst|txtag1 ; uart:inst|txreg[0] ; clk ; clk ; None ; None ; 4.400 ns ;
; N/A ; 147.06 MHz ( period = 6.800 ns ) ; uart:inst|txreg[7] ; uart:inst|txreg[0] ; clk ; clk ; None ; None ; 4.400 ns ;
; N/A ; 147.06 MHz ( period = 6.800 ns ) ; uart:inst|wr1 ; uart:inst|txdatardy ; clk ; clk ; None ; None ; 4.400 ns ;
; N/A ; 147.06 MHz ( period = 6.800 ns ) ; uart:inst|wr2 ; uart:inst|txdatardy ; clk ; clk ; None ; None ; 4.400 ns ;
; N/A ; 147.06 MHz ( period = 6.800 ns ) ; uart:inst|txdatardy ; uart:inst|txdatardy ; clk ; clk ; None ; None ; 4.400 ns ;
; N/A ; 147.06 MHz ( period = 6.800 ns ) ; uart:inst|txdone1 ; uart:inst|txdatardy ; clk ; clk ; None ; None ; 4.400 ns ;
; N/A ; 147.06 MHz ( period = 6.800 ns ) ; uart:inst|txtag2 ; uart:inst|txtag2 ; clk ; clk ; None ; None ; 4.400 ns ;
; N/A ; 147.06 MHz ( period = 6.800 ns ) ; uart:inst|txreg[0] ; uart:inst|txtag2 ; clk ; clk ; None ; None ; 4.400 ns ;
; N/A ; 147.06 MHz ( period = 6.800 ns ) ; uart:inst|txreg[2] ; uart:inst|txtag2 ; clk ; clk ; None ; None ; 4.400 ns ;
; N/A ; 147.06 MHz ( period = 6.800 ns ) ; uart:inst|txreg[1] ; uart:inst|txtag2 ; clk ; clk ; None ; None ; 4.400 ns ;
; N/A ; 147.06 MHz ( period = 6.800 ns ) ; uart:inst|txreg[3] ; uart:inst|txtag2 ; clk ; clk ; None ; None ; 4.400 ns ;
; N/A ; 147.06 MHz ( period = 6.800 ns ) ; uart:inst|txreg[5] ; uart:inst|txtag2 ; clk ; clk ; None ; None ; 4.400 ns ;
; N/A ; 147.06 MHz ( period = 6.800 ns ) ; uart:inst|txreg[4] ; uart:inst|txtag2 ; clk ; clk ; None ; None ; 4.400 ns ;
; N/A ; 147.06 MHz ( period = 6.800 ns ) ; uart:inst|txreg[6] ; uart:inst|txtag2 ; clk ; clk ; None ; None ; 4.400 ns ;
; N/A ; 147.06 MHz ( period = 6.800 ns ) ; uart:inst|txtag1 ; uart:inst|txtag2 ; clk ; clk ; None ; None ; 4.400 ns ;
; N/A ; 147.06 MHz ( period = 6.800 ns ) ; uart:inst|txreg[7] ; uart:inst|txtag2 ; clk ; clk ; None ; None ; 4.400 ns ;
; N/A ; 147.06 MHz ( period = 6.800 ns ) ; uart:inst|cnt[1] ; uart:inst|txclk ; clk ; clk ; None ; None ; 4.400 ns ;
; N/A ; 147.06 MHz ( period = 6.800 ns ) ; uart:inst|cnt[2] ; uart:inst|txclk ; clk ; clk ; None ; None ; 4.400 ns ;
; N/A ; 147.06 MHz ( period = 6.800 ns ) ; uart:inst|wr1 ; uart:inst|wr2 ; clk ; clk ; None ; None ; 4.400 ns ;
; N/A ; 147.06 MHz ( period = 6.800 ns ) ; uart:inst|cnt[1] ; uart:inst|cnt[2] ; clk ; clk ; None ; None ; 4.400 ns ;
; N/A ; 147.06 MHz ( period = 6.800 ns ) ; uart:inst|cnt[2] ; uart:inst|cnt[2] ; clk ; clk ; None ; None ; 4.400 ns ;
; N/A ; 147.06 MHz ( period = 6.800 ns ) ; uart:inst|hunt ; uart:inst|rxcnt[3] ; clk ; clk ; None ; None ; 4.400 ns ;
; N/A ; 147.06 MHz ( period = 6.800 ns ) ; uart:inst|rxcnt[3] ; uart:inst|rxcnt[3] ; clk ; clk ; None ; None ; 4.400 ns ;
; N/A ; 147.06 MHz ( period = 6.800 ns ) ; uart:inst|hunt ; uart:inst|rxcnt[2] ; clk ; clk ; None ; None ; 4.400 ns ;
; N/A ; 147.06 MHz ( period = 6.800 ns ) ; uart:inst|rxcnt[2] ; uart:inst|rxcnt[2] ; clk ; clk ; None ; None ; 4.400 ns ;
⌨️ 快捷键说明
复制代码Ctrl + C
搜索代码Ctrl + F
全屏模式F11
增大字号Ctrl + =
减小字号Ctrl + -
显示快捷键?