clock.tan.rpt

这是我在学习过程中编的数字钟的原程序,含各种时钟模块,以及计数器,累加器等,可以直接下载,已经编译通过!

+-------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                           ; EP1K30TC144-3      ;      ;    ;             ;
; Timing Models                                         ; Final              ;      ;    ;             ;
; Number of source nodes to report per destination node ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                 ; 10                 ;      ;    ;             ;
; Number of paths to report                             ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                          ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                ; Off                ;      ;    ;             ;
; Report IO Paths Separately                            ; Off                ;      ;    ;             ;
; Default hold multicycle                               ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains             ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                        ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                      ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                 ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements               ; Off                ;      ;    ;             ;
; Enable Recovery/Removal analysis                      ; Off                ;      ;    ;             ;
; Enable Clock Latency                                  ; Off                ;      ;    ;             ;
+-------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; NONE             ; 0.000 ns      ; 0.000 ns     ; NONE     ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                                                                                         ;
+-----------------------------------------+-----------------------------------------------------+------------------------+-----------------------------------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                   ; To                                                                    ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+------------------------+-----------------------------------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 75.76 MHz ( period = 13.200 ns )                    ; cnt_24:u3|temp[1]      ; cnt_24:u3|temp[31]                                                    ; clk        ; clk      ; None                        ; None                      ; 12.100 ns               ;
; N/A                                     ; 76.92 MHz ( period = 13.000 ns )                    ; cnt_24:u3|temp[1]      ; cnt_24:u3|temp[30]                                                    ; clk        ; clk      ; None                        ; None                      ; 11.900 ns               ;
; N/A                                     ; 76.92 MHz ( period = 13.000 ns )                    ; cnt_24:u3|temp[2]      ; cnt_24:u3|temp[31]                                                    ; clk        ; clk      ; None                        ; None                      ; 11.900 ns               ;
; N/A                                     ; 77.52 MHz ( period = 12.900 ns )                    ; cnt_24:u3|temp[1]      ; cnt_24:u3|temp[29]                                                    ; clk        ; clk      ; None                        ; None                      ; 11.800 ns               ;
; N/A                                     ; 78.13 MHz ( period = 12.800 ns )                    ; cnt_24:u3|temp[2]      ; cnt_24:u3|temp[30]                                                    ; clk        ; clk      ; None                        ; None                      ; 11.700 ns               ;
; N/A                                     ; 78.13 MHz ( period = 12.800 ns )                    ; cnt_24:u3|temp[3]      ; cnt_24:u3|temp[31]                                                    ; clk        ; clk      ; None                        ; None                      ; 11.700 ns               ;
; N/A                                     ; 78.13 MHz ( period = 12.800 ns )                    ; cnt_24:u3|temp[0]      ; cnt_24:u3|temp[31]                                                    ; clk        ; clk      ; None                        ; None                      ; 11.700 ns               ;
; N/A                                     ; 78.74 MHz ( period = 12.700 ns )                    ; cnt_24:u3|temp[2]      ; cnt_24:u3|temp[29]                                                    ; clk        ; clk      ; None                        ; None                      ; 11.600 ns               ;
; N/A                                     ; 79.37 MHz ( period = 12.600 ns )                    ; cnt_24:u3|temp[1]      ; cnt_24:u3|temp[28]                                                    ; clk        ; clk      ; None                        ; None                      ; 11.500 ns               ;
; N/A                                     ; 79.37 MHz ( period = 12.600 ns )                    ; cnt_24:u3|temp[3]      ; cnt_24:u3|temp[30]                                                    ; clk        ; clk      ; None                        ; None                      ; 11.500 ns               ;
; N/A                                     ; 79.37 MHz ( period = 12.600 ns )                    ; cnt_24:u3|temp[0]      ; cnt_24:u3|temp[30]                                                    ; clk        ; clk      ; None                        ; None                      ; 11.500 ns               ;
; N/A                                     ; 79.37 MHz ( period = 12.600 ns )                    ; cnt_24:u3|temp[4]      ; cnt_24:u3|temp[31]                                                    ; clk        ; clk      ; None                        ; None                      ; 11.500 ns               ;
; N/A                                     ; 80.00 MHz ( period = 12.500 ns )                    ; cnt_24:u3|temp[3]      ; cnt_24:u3|temp[29]                                                    ; clk        ; clk      ; None                        ; None                      ; 11.400 ns               ;
; N/A                                     ; 80.00 MHz ( period = 12.500 ns )                    ; cnt_24:u3|temp[0]      ; cnt_24:u3|temp[29]                                                    ; clk        ; clk      ; None                        ; None                      ; 11.400 ns               ;
; N/A                                     ; 80.65 MHz ( period = 12.400 ns )                    ; cnt_24:u3|temp[2]      ; cnt_24:u3|temp[28]                                                    ; clk        ; clk      ; None                        ; None                      ; 11.300 ns               ;
; N/A                                     ; 80.65 MHz ( period = 12.400 ns )                    ; cnt_24:u3|temp[4]      ; cnt_24:u3|temp[30]                                                    ; clk        ; clk      ; None                        ; None                      ; 11.300 ns               ;
; N/A                                     ; 80.65 MHz ( period = 12.400 ns )                    ; cnt_24:u3|temp[5]      ; cnt_24:u3|temp[31]                                                    ; clk        ; clk      ; None                        ; None                      ; 11.300 ns               ;
; N/A                                     ; 80.65 MHz ( period = 12.400 ns )                    ; cnt_24:u3|temp[1]      ; cnt_24:u3|temp[27]                                                    ; clk        ; clk      ; None                        ; None                      ; 11.300 ns               ;
; N/A                                     ; 81.30 MHz ( period = 12.300 ns )                    ; cnt_24:u3|temp[4]      ; cnt_24:u3|temp[29]                                                    ; clk        ; clk      ; None                        ; None                      ; 11.200 ns               ;
; N/A                                     ; 81.30 MHz ( period = 12.300 ns )                    ; cnt_24:u3|temp[6]      ; cnt_24:u3|temp[31]                                                    ; clk        ; clk      ; None                        ; None                      ; 11.200 ns               ;
; N/A                                     ; 81.97 MHz ( period = 12.200 ns )                    ; cnt_24:u3|temp[3]      ; cnt_24:u3|temp[28]                                                    ; clk        ; clk      ; None                        ; None                      ; 11.100 ns               ;