虫虫首页|资源下载|资源专辑|精品软件
登录|注册

您现在的位置是：虫虫下载站 > 资源下载 > VHDL/FPGA/Verilog > 这是我在学习过程中编的数字钟的原程序,含各种时钟模块,以及计数器,累加器等,可以直接下载,已经编译通过!

这是我在学习过程中编的数字钟的原程序,含各种时钟模块,以及计数器,累加器等,可以直接下载,已经编译通过!

  • 资源大小：539 K
  • 上传时间： 2015-04-04
  • 上传用户：yeling023
  • 资源积分：2 下载积分
  • 标      签： 过程 数字 程序

资 源 简 介

这是我在学习过程中编的数字钟的原程序,含各种时钟模块,以及计数器,累加器等,可以直接下载,已经编译通过!

相 关 资 源

您 可 能 感 兴 趣 的

虫虫下载站版权所有 京ICP备2021023401号-1