您现在的位置是：虫虫下载站 > 资源下载 > VHDL/FPGA/Verilog

VHDL/FPGA/Verilog 8194个

液晶model 设计LCD 并口模式下的仿真model

标签: model LCD 液晶并口发布者:princessmeng上传时间:2017-05-01
本文设计了一种简捷而又高效的伪随机序列产生方法

标签: 伪随机序列发布者:myc上传时间:2017-05-01
vga在vhdl下的图像控制一种方法

标签: vhdl vga 图像控制发布者:kyzgq上传时间:2017-04-29
大幅噶是大法师父啊方式大法发生的发生的发生的发生的发达省份发

标签: 发生方式发布者:dsdsads上传时间:2017-04-28
自动转换量程频率计控制器

标签: 自动转换控制器频率计发布者:oujk123上传时间:2017-04-28
本频率计具有测周、测频、测量占空比等基本功能

标签: 频率计测频测量发布者:forchwei上传时间:2017-04-28
FSK调制与解调

标签: FSK 调制与解调发布者:WJQ198926上传时间:2017-04-27
xen source 推出最新的VHD操作工具VHD-UTIL 实现源码,超强

标签: VHD-UTIL source xen VHD 发布者:lzjcbm11上传时间:2017-04-27
Test Bench for an engine code VHDL for CY7C1062AV33

标签: for engine Bench C1062 发布者:wp1111111上传时间:2017-04-27
TEst bench of an increment date

标签: increment bench TEst date 发布者:foresnake上传时间:2017-04-27
用于fpga的sopc的ip核

标签: fpga sopc 发布者:zdh103上传时间:2017-04-26
非常不错的Xilinx FPGA技术的高级教程

标签: Xilinx FPGA 教程发布者:apsdn上传时间:2017-04-25
altera DE2自带的默认检测程序可以测试所有器件

标签: altera DE2 检测器件发布者:zhangyuntong上传时间:2017-04-25
FPGA开发经常用到分频

标签: FPGA 分频发布者:jc6629402上传时间:2017-04-25
test bench for spi communication

标签: communication bench test for 发布者:lujing200912345上传时间:2017-04-25
基于FPGA的VGA接口显示程序

标签: FPGA VGA 接口显示程序发布者:pc1667pc1667上传时间:2017-04-24
一本关于FPGA详细介绍的图书

标签: FPGA 详细介绍图书发布者:balefu123上传时间:2017-04-24
Verilog实现的SMS4

标签: Verilog SMS4 发布者:KMPlayer33上传时间:2017-04-24
spartan3系列fpga opb模式下lcd液晶屏控制代码

标签: spartan3 fpga opb lcd 发布者:liubixing上传时间:2017-04-24
使用xinlinx的XC4VLX40_FGPA编写的串口程序

标签: xinlinx FGPA VLX XC 发布者:afaslgo上传时间:2017-04-23
this is ram both asynchronous and synchronous reset signals which is basic for any registers and bas

标签: asynchronous synchronous and registers 发布者:magicchange上传时间:2017-04-23
itu656视频模拟源可以在fpga设计中验证你的系统丢不丢数据 zhichiyixia

标签: zhichiyixia fpga itu 656 发布者:proudrock上传时间:2017-04-23
有效的改进3-DES算法的执行速度

标签: DES 算法速度发布者:siclj上传时间:2017-04-23
基于FPGA的频率计模块设计

标签: FPGA 频率计模块设计发布者:d_zhihua上传时间:2017-04-22
基于FPGA的7279键盘数码管驱动

标签: FPGA 7279 键盘数码管发布者:kzdai22上传时间:2017-04-22
FIR滤波器流水线结构代码

标签: FIR 滤波器流水线结构代码发布者:wlflove123上传时间:2017-04-22
This project features a complete JPEG Hardware Compressor (standard Baseline DCT, JFIF header) with

标签: Compressor Hardware Baseline features 发布者:yjpynnpl上传时间:2017-04-21
用VHDL语言讲述输出控制器（POC）的设计

标签: VHDL POC 语言输出控制器发布者:l2335800上传时间:2017-04-19
《设计与验证VerilogHDL》源码实例和 Verilog规范

标签: VerilogHDL Verilog 源码发布者:ahkid上传时间:2017-04-18
可预置16位计数器可预置16位计数器可预置16位计数器

标签: 预置计数器发布者:saas1988上传时间:2017-04-18