提供《Altera IP核8B10B编码器的完整设计流程包括Altera IP的定制、仿真和实现的全过程》完整VHDL/FPGA/Verilog工程技术资料下载(归档大小 387 K),包含相关硬件原理图参考、开发文档或源代码工程。
已自动扫描归档包内目录结构与文件清单
源码与文本文档支持点击「在线阅读」,二进制/媒体文件请下载压缩包后使用
1
FILE
wave.do
1.4 KB
包内组件
2
FILE
sim.do
172 B
包内组件
3
FILE
altera_mf.v
1.2 MB
包内组件
4
FILE
220model.v
157.4 KB
包内组件
5
FILE
sgate.v
26 KB
包内组件