欢迎来到虫虫开发者社区 — 百万工程师技术资源
关于我们
网站地图
登录
注册
虫
虫虫开发者社区
首页
资源下载
资源专辑
热门软件
精品资源
电子书
上传资源
首页
›
资源下载
›
VHDL/FPGA/Verilog
›
文章介绍了如何用VHDL写仿真的激励源程序。
文章介绍了如何用VHDL写仿真的激励源程序。
VHDL/FPGA/Verilog
9378 K
136 次下载
2014-02-17
资源详细信息
文件格式
RAR
文件大小
9378 K
资源分类
VHDL/FPGA/Verilog
上传者
jl315
发布时间
2014-02-17 20:00
下载统计
136
次
所需积分
2 积分
文章介绍了如何用VHDL写仿真的激励源程序。 - 资源详细说明
文章介绍了如何用VHDL写仿真的激励源程序。
文章介绍了如何用VHDL写仿真的激励源程序。 - 源码文件列表
本资源包含 1 个源码文件
支持在线预览,点击文件名即可查看
1
怎样用vhdl写testbench.pdf
查看源码
温馨提示:
点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。
立即下载 文章介绍了如何用VHDL写仿真的激励源程序。
立即下载
提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
本资源需消耗
2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用
使用说明
下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用
积分获取方式
上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →
相关技术标签
点击标签浏览更多相关VHDL/FPGA/Verilog资源:
#VHDL
#仿真
#测试向量
相关VHDL/FPGA/Verilog资源推荐
1
文章介绍了如何用
VHDL
写
仿真
的激励源程序。
文章介绍了如何用VHDL写仿真的激励源程序。...
2014-02-17
136 次
1297 浏览
2
一篇介绍如何写makefile的文章
一篇介绍如何写makefile的文章,蛮好的...
2013-12-26
126 次
1088 浏览
3
本文介绍了如何用
VHDL
进行DDS的设计
本文介绍了如何用VHDL进行DDS的设计,其中关键的相位累加器,正弦信号发生器等用VHDL描述...
2013-08-05
97 次
1102 浏览
4
本文介绍了如何用
VHDL
进行DDS的设计
本文介绍了如何用VHDL进行DDS的设计,其中关键的相位累加器,正弦信号发生器等用VHDL描述...
2014-02-28
107 次
1134 浏览
5
介绍了windows平台下,如何检测后门程序的理论文章.
介绍了windows平台下,如何检测后门程序的理论文章....
2015-10-28
37 次
1093 浏览
6
介绍了如何利用开源软件
介绍了如何利用开源软件,自己动手写操作系统,对深入学习操作系统很有益处,且附有源码...
2016-08-27
174 次
1051 浏览
7
本文章介绍了如何使用sql中的几个运算符
本文章介绍了如何使用sql中的几个运算符...
2015-04-18
67 次
1087 浏览
8
介绍了如何实现URAT。介绍了如何用VERILOG代码实现URAT。
介绍了如何实现URAT。介绍了如何用VERILOG代码实现URAT。...
2016-05-01
125 次
1061 浏览
9
关于PSPICE的一些使用介绍:如何建立一个工程、如何
仿真
关于PSPICE的一些使用介绍:如何建立一个工程、如何仿真...
2013-12-18
175 次
1135 浏览
10
本程序介绍了如何用C语言快速读写磁盘文件。
本程序介绍了如何用C语言快速读写磁盘文件。...
2016-10-22
188 次
1127 浏览
用户登录
登录后可下载更多技术资源
×
加载中...
加载登录表单中...
用户注册
送10积分
加入工程师资源平台
×
加载中...
加载注册表单中...
找回密码
通过邮箱重置您的账号密码
×
加载中...
加载表单中...
需要登录
登录后即可使用更多功能
×
新用户注册即送10积分,可用于下载资源
👋
退出登录
确认要退出当前账号吗?
×
退出后需要重新登录才能下载资源