能够实现小时(24进制)、分钟和秒钟(60进制)的计数功能 具有复位功能 功能扩展:具有整点报时提示、定时闹钟等功能 - 免费下载

VHDL/FPGA/Verilog资源 文件大小:649 K

📋 资源详细信息

文件格式
RAR
所属分类
上传用户
上传时间
文件大小
649 K
所需积分
2 积分
推荐指数
⭐⭐⭐⭐⭐ (5/5)

💡 温馨提示:本资源由用户 Sundaymorn 上传分享,仅供学习交流使用。如有侵权,请联系我们删除。

资源简介

能够实现小时(24进制)、分钟和秒钟(60进制)的计数功能 具有复位功能 功能扩展:具有整点报时提示、定时闹钟等功能

源码文件列表

📂 共 92 个源码文件 点击文件名可在线查看源代码

1 📄
timer.map.rpt
大小: 32.52 KB
查看源码
2 📄
timer.qsf
大小: 4.82 KB
查看源码
3 📄
timer.sim.rpt
大小: 61.12 KB
查看源码
4 📄
timer.tan.rpt
大小: 64 KB
查看源码
5 📄
dled.vhd.bak
大小: 7.15 KB
查看源码
6 📄
timer.done
大小: 26 B
查看源码
8 📄
timer.pin
大小: 64 KB
查看源码
9 📄
timer.fit.rpt
大小: 64 KB
查看源码
10 📄
timer.vhd
大小: 1.96 KB
查看源码
12 📄
timer.flow.rpt
大小: 5.31 KB
查看源码
13 📄
ftimer.vhd
大小: 939 B
查看源码
14 📄
timer.fit.smsg
大小: 513 B
查看源码
15 📄
dled.vhd
大小: 7.15 KB
查看源码
💡
温馨提示:点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。

立即下载此资源

提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip

资源说明

📥 下载说明

  • 下载需消耗 2积分
  • 24小时内重复下载不扣分
  • 支持断点续传
  • 资源永久有效

📦 使用说明

  • 下载后用解压软件解压
  • 推荐 WinRAR 或 7-Zip
  • 如有密码请查看说明
  • 解压后即可使用

🎁 积分获取

  • 上传资源获得积分
  • 每日签到免费领取
  • 邀请好友注册奖励
  • 查看详情 →

相关标签

点击标签查看更多相关资源:

相关资源推荐