虫虫虫开发者社区

上传资源

经过验证的UART硬件描述语言（VHDL）代码

VHDL/FPGA/Verilog 11 K 195 次下载 2016-12-08

资源详细信息

文件格式

ZIP

文件大小

11 K

资源分类

VHDL/FPGA/Verilog

上传者

发布时间

2016-12-08 10:05

下载统计

195 次

所需积分

2 积分

经过验证的UART硬件描述语言（VHDL）代码 - 资源详细说明

经过验证的UART硬件描述语言（VHDL）代码，非常实用。

经过验证的UART硬件描述语言（VHDL）代码 - 源码文件列表

本资源包含 10 个源码文件支持在线预览，点击文件名即可查看

1

clock_divider.v

2

control_operation_fsm.vhd

3

tester.v

4

serial_interface_rtl.vhd

5

uart_top_rtl.vhd

6

xmit_rcv_control_fsm.vhd

7

cpu_interface_rtl.vhd

8

status_registers_rtl.vhd

9

address_decode_rtl.vhd

10

uart_tb.v

温馨提示：点击文件名或"查看源码"按钮可在线浏览源代码，支持语法高亮显示。

立即下载经过验证的UART硬件描述语言（VHDL）代码

提示：下载后请用压缩软件解压，推荐使用 WinRAR 或 7-Zip

下载说明与使用指南

下载说明

本资源需消耗 2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用

使用说明

下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用

积分获取方式

上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →

相关技术标签

点击标签浏览更多相关VHDL/FPGA/Verilog资源：

#UART #VHDL #硬件描述

相关VHDL/FPGA/Verilog资源推荐