此工程项目包可以实现基于spartan3与CAN总线连接后的的汽车时速的模拟仿真。并可计算轮速差的数值。当此数值超出规定的边界值时报警。 VHDL/FPGA/Verilog 3378 K 177 次下载 2014-11-28