KEY INPUT DEBUNCE VERILOG

相 关 资 源

• KEY INPUT DEBUNCE VERILOG免费下载

  资源简介：KEY INPUT DEBUNCE VERILOG

  标签： DEBUNCE VERILOG INPUT KEY

  上传时间： 2014-12-19

  上传用户：er1219

• avr adc control source and adc KEY INPUT source免费下载

  资源简介：avr adc control source and adc KEY INPUT source

  标签： source adc control INPUT

  上传时间： 2013-12-10

  上传用户：cx111111

• This Program Cotains Eeprom Read-write functions, 4 Bit LCD interface routines, KEYboard Interface w免费下载

  资源简介：This Program Cotains Eeprom Read-write functions, 4 Bit LCD interface routines, KEYboard Interface with normal KEY INPUT to the 89C52 atmel Microcontroller.

  标签： Read-write Interface functions interface

  上传时间： 2014-01-03

  上传用户：jqy_china

• VERILOG编写的状态机检测00100序列. 实现 INPUT:...011000010010000... output:...000000000100100... 并且 用测试模块来验证状免费下载

  资源简介：VERILOG编写的状态机检测00100序列. 实现 INPUT:...011000010010000... output:...000000000100100... 并且 用测试模块来验证状态是否正确工作

  标签： 000000000100100 011000010010000 VERILOG output

  上传时间： 2015-07-14

  上传用户：ggwz258

• VERILOG code 16-bit carry look-ahead adder output [15:0] sum // 相加總和 output carryout // 進位 INPUT免费下载

  资源简介：VERILOG code 16-bit carry look-ahead adder output [15:0] sum // 相加總和 output carryout // 進位 INPUT [15:0] A_in // 輸入A INPUT [15:0] B_in // 輸入B INPUT carryin // 第一級進位 C0

  标签： output look-ahead carryout VERILOG

  上传时间： 2014-12-05

  上传用户：ls530720646

• VERILOG code array_multiplier output [7:0] product INPUT [3:0] wire_x INPUT [3:0] wire_y免费下载

  资源简介：VERILOG code array_multiplier output [7:0] product INPUT [3:0] wire_x INPUT [3:0] wire_y

  标签： INPUT array_multiplier VERILOG product

  上传时间： 2014-01-04

  上传用户：wxhwjf

• VERILOG code radix-2 SRT divider INPUT [7:0]Dividend INPUT [3:0]Divisor output [4:0]Quotient免费下载

  资源简介：VERILOG code radix-2 SRT divider INPUT [7:0]Dividend INPUT [3:0]Divisor output [4:0]Quotient output [8:0]Remainder

  标签： INPUT Dividend Quotient VERILOG

  上传时间： 2014-11-26

  上传用户：三人用菜

• AES implementation in C++. INPUT: KEY file and the file for encryption Output: the crypted file.免费下载

  资源简介：AES implementation in C++. INPUT: KEY file and the file for encryption Output: the crypted file.

  标签： file implementation encryption the

  上传时间： 2013-12-18

  上传用户：youke111

• s3c2410 ads下的测试程序移植到 iar ewarm v5.2；包括 Please select function : 0 : Please INPUT 1-14 to select免费下载

  资源简介：s3c2410 ads下的测试程序移植到 iar ewarm v5.2；包括 Please select function : 0 : Please INPUT 1-14 to select test 1 : Real time clock display 2 : 4 KEY array test 3 : Buzzer test 4 : ADC test 5 : IIC EEPROM test 6 : Touchpane...

  标签： Please select function s3c2410

  上传时间： 2016-10-01

  上传用户：225588

• VERILOG code 4-bit carry look-ahead adder output [3:0] s //summation output cout //carryout inpu免费下载

  资源简介：VERILOG code 4-bit carry look-ahead adder output [3:0] s //summation output cout //carryout INPUT [3:0] i1 //INPUT1 INPUT [3:0] i2 //INPUT2 INPUT c0 //前一級進位

  标签： output look-ahead summation carryout

  上传时间： 2017-01-07

  上传用户：yyq123456789

• This taglib contains tags used to create struts INPUT forms, as well as other tags generally useful免费下载

  资源简介：This taglib contains tags used to create struts INPUT forms, as well as other tags generally useful in the creation of HTML-based user interfaces. Many of the tags in this tag library will throw a JspException at runtime when they are u...

  标签： tags generally contains taglib

  上传时间： 2017-02-21

  上传用户：dianxin61

• This circuit is a nice edge detector that gives you synchronous notification of edges on your INPUT免费下载

  资源简介：This circuit is a nice edge detector that gives you synchronous notification of edges on your INPUT signal. There s no excuse for not doing this it s a tiny circuit in just five lines of VERILOG.

  标签： notification synchronous detector circuit

  上传时间： 2017-09-18

  上传用户：xieguodong1234

• lm75A温度数字转换器 FPGA读写实验VERILOG逻辑源码Quartus工程文件+文档资料免费下载

  资源简介：lm75A温度数字转换器 FPGA读写实验VERILOG逻辑源码Quartus工程文件+文档资料,FPGA为CYCLONE4系列中的EP4CE6E22C8. 完整的工程文件，可以做为你的学习设计参考。LM75A 是一个使用了内置带隙温度传感器和模数转换技术的温度数字转换器。它也是一个温度检测器，...

  标签： lm75a 数字转换器 fpga VERILOG

  上传时间： 2021-10-26

  上传用户：ooaaooxx

• FPGA采样AD9238数据并通过VGA波形显示例程 VERILOG逻辑源码Quartus工程文件+免费下载

  资源简介：FPGA采样AD9238数据并通过VGA波形显示例程 VERILOG逻辑源码Quartus工程文件+文档说明,FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。ADC 模块型号为 AN9238，最大采样率 65Mhz，精度为12 位。实验中把 AN9238 的 2 路输入以波形方式在 HDMI 上显示...

  标签： fpga ad9238

  上传时间： 2021-10-27

  上传用户：qingfengchizhu

• FPGA读写SD卡读取BMP图片通过LCD显示例程实验 VERILOG逻辑源码Quartus工程文件免费下载

  资源简介：FPGA读写SD卡读取BMP图片通过LCD显示例程实验 VERILOG逻辑源码Quartus工程文件+文档说明,FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。1 实验简介在前面的实验中我们练习了 SD 卡读写，VGA 视频显示等例程，本实验将 SD 卡里的 BMP 图片读出，写...

  标签： fpga

  上传时间： 2021-10-27

  上传用户：ibeikeleilei

• IIC接口E2PROM(AT24C64) 读写VERILOG 驱动源码+仿真激励文件: module免费下载

  资源简介：IIC接口E2PROM(AT24C64) 读写VERILOG 驱动源码+仿真激励文件:module i2c_dri    #(      parameter   SLAVE_ADDR = 7'b1010000   ,  //EEPROM从机地址      parameter   CLK_FREQ   = 26'd50_000_000, //模块输入的时钟频率      paramet...

  标签： iic 接口 e2prom at24c64 VERILOG 驱动 仿真

  上传时间： 2021-11-05

  上传用户：tigerwxf1

• FPGA读取OV5640摄像头数据并通过VGA或LCD屏显示输出的VERILOG逻辑源码Quartu免费下载

  资源简介：FPGA读取OV5640摄像头数据并通过VGA或LCD屏显示输出的VERILOG逻辑源码Quartus工程文件+文档说明，FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。module top( INPUT                       clk, INPUT                     ...

  标签： fpga ov5640 摄像头

  上传时间： 2021-12-18

  上传用户：yiyewumian

• 基于FPGA设计的字符VGA LCD显示实验VERILOG逻辑源码Quartus工程文件+文档说明免费下载

  资源简介：基于FPGA设计的字符VGA  LCD显示实验VERILOG逻辑源码Quartus工程文件+文档说明,通过字符转换工具将字符转换为 8 进制 mif 文件存放到单端口的 ROM IP 核中，再从ROM 中把转换后的数据读取出来显示到 VGA 上，FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus...

  标签： fpga vga lcd

  上传时间： 2021-12-18

  上传用户：jimmy950583

• 基于FPGA设计的sdram读写测试实验VERILOG逻辑源码Quartus工程文件+文档说明 DR免费下载

  资源简介：基于FPGA设计的sdram读写测试实验VERILOG逻辑源码Quartus工程文件+文档说明，DRAM选用海力士公司的 HY57V2562 型号,容量为的 256Mbit,采用了 54 引脚的TSOP 封装, 数据宽度都为 16 位, 工作电压为 3.3V,并丏采用同步接口方式所有的信号都是时钟信号。FPGA型号...

  标签： fpga sdram VERILOG quartus

  上传时间： 2021-12-18

  上传用户：lostxc

• 基于FPGA设计的vga显示测试实验VERILOG逻辑源码Quartus工程文件+文档说明 FPGA免费下载

  资源简介：基于FPGA设计的vga显示测试实验VERILOG逻辑源码Quartus工程文件+文档说明，FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。module top( INPUT                       clk, INPUT                       rst_n, //vga outpu...

  标签： fpga vga显示 VERILOG quartus

  上传时间： 2021-12-18

  上传用户：kingwide

• FPGA片内FIFO读写测试VERILOG逻辑源码Quartus工程文件+文档说明 使用 FPGA免费下载

  资源简介：FPGA片内FIFO读写测试VERILOG逻辑源码Quartus工程文件+文档说明，使用 FPGA 内部的 FIFO 以及程序对该 FIFO 的数据读写操作。FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。timescale 1ns / 1ps/////////////////////////////////////////////////...

  标签： fpga fifo VERILOG quartus

  上传时间： 2021-12-18

  上传用户：20125101110

• ADS8329 VERILOG fpga 驱动源码 2.7V 至 5.5V 16 位 1MSPS 串免费下载

  资源简介：ADS8329 VERILOG fpga 驱动源码，2.7V 至 5.5V 16 位 1MSPS 串行模数转换器 ADC芯片ADS8329数据采集的VERILOG代码，已经用在工程中，可以做为你的设计参考。( INPUT clock,  INPUT timer_clk_r, INPUT reset,  output reg sample_over,  output reg ad_con...

  标签： ads8329 VERILOG fpga 驱动

  上传时间： 2022-01-29

  上传用户：1208020161

• FPGA VERILOG HDL设计温度传感器ds18b20温度读取并通过lcd1620和数码管显示免费下载

  资源简介：FPGA VERILOG HDL设计温度传感器ds18b20温度读取并通过lcd1620和8位LED数码管显示的QUARTUS II 12.0工程文件，包括完整的设计文件.V源码，可以做为你的学习及设计参考。module ds18b20lcd1602display ( Clk, Rst,      DQ,   //18B20数据端口 Txd,  ...

  标签： fpga VERILOG hdl 温度传感器 ds18b20 lcd1620 数码显示

  上传时间： 2022-01-29

  上传用户：wwa875

• spi 通信的master部分使用的VERILOG语言实现免费下载

  资源简介：spi 通信的master部分使用的VERILOG语言实现，可以做为你的设计参考。module spi_master(rstb,clk,mlb,start,tdat,cdiv,din, ss,sck,dout,done,rdata);    INPUT rstb,clk,mlb,start;    INPUT [7:0] tdat;  //transmit data    INPUT [1:0] cdiv;  /...

  标签： spi 通信 master VERILOG

  上传时间： 2022-02-03

  上传用户：突破自我

• VERILOG实现I2C通信的slave模块源码状态机设位计可做I2C接口的仿真模型免费下载

  资源简介：VERILOG实现I2C通信的slave模块源码状态机设位计可做I2C接口的仿真模型//`timescale 1ns/1psmodule I2C_slv (INPUT [6:0] slv_id,INPUT       RESET,INPUT       scl_i,      //I2C clkINPUT       sda_i,      //I2C data inINPUT [7:0] I...

  标签： VERILOG i2c 通信 slave

  上传时间： 2022-02-03

  上传用户：zhengtiantong

• 电子书-RTL Design Style Guide for VERILOG HDL540页免费下载

  资源简介：电子书-RTL Design Style Guide for VERILOG HDL540页A FF having a fixed INPUT value is generated from the description in the upper portion of Example 2-21. In this case, ’0’ is output when the reset signal is asynchronously INPUT, and ’1...

  标签： RTL VERILOG hdl

  上传时间： 2022-03-21

  上传用户：canderile

• VERILOG-HDL实践与应用系统设计免费下载

  资源简介：VERILOG-HDL实践与应用系统设计

  标签： VERILOG-HDL 实践 应用系统

  上传时间： 2013-08-05

  上传用户：eeworm

• 精通VERILOG HDL：IC设计核心技术实例详解免费下载

  资源简介：精通VERILOG HDL：IC设计核心技术实例详解

  标签： VERILOG HDL IC设计 核心技术

  上传时间： 2013-07-23

  上传用户：eeworm

• VERILOG-HDL实践与应用系统设计-210页-18.0M.rar免费下载

  资源简介：专辑类----可编程逻辑器件相关专辑 VERILOG-HDL实践与应用系统设计-210页-18.0M.rar

  标签： VERILOG-HDL 18.0 210

  上传时间： 2013-07-23

  上传用户：小宇NVO

• VERILOG-HDL实践与应用系统设计-210页-18.0M.pdf免费下载

  资源简介：专辑类-可编程逻辑器件相关专辑-96册-1.77G VERILOG-HDL实践与应用系统设计-210页-18.0M.pdf

  标签： VERILOG-HDL 18.0 210

  上传时间： 2013-04-24

  上传用户：vodssv