请注意：本例的源描述包含文件类型 - 免费下载

VHDL/FPGA/Verilog资源文件大小：7 K

📋 资源详细信息

文件格式

RAR

所属分类

VHDL/FPGA/Verilog

上传用户

szjunhui899

上传时间

2015-04-01 00:06

文件大小

7 K

所需积分

2 积分

推荐指数

⭐⭐⭐⭐⭐ (5/5)

💡 温馨提示：本资源由用户 szjunhui899 上传分享，仅供学习交流使用。如有侵权，请联系我们删除。

资源简介

请注意：本例的源描述包含文件类型，在学习版上不能编译及模拟，如果您需要对此描述进行编译及模拟，请与北京理工大学 ASIC研究所联系。另外，此例与第75例是同一个电路的不同部分的描述，可以一起参考这两个例子的描述。

源码文件列表

📂 共 7 个源码文件点击文件名可在线查看源代码

1 📄

35_486_sys.vhd

大小: 2.66 KB

查看源码

2 📃

readme.txt

大小: 322 B

查看源码

3 📄

35_ram_controller.vhd

大小: 1.16 KB

查看源码

4 📄

35_bus_test.vhd

大小: 1.66 KB

查看源码

5 📄

75_ram.vhd

大小: 3.26 KB

查看源码

6 📄

35_486_bus.vhd

大小: 4.53 KB

查看源码

7 📄

35_bit_pack.vhd

大小: 1.14 KB

查看源码

💡

温馨提示：点击文件名或"查看源码"按钮可在线浏览源代码，支持语法高亮显示。

立即下载此资源

提示：下载后请用压缩软件解压，推荐使用 WinRAR 或 7-Zip

资源说明

📥 下载说明

下载需消耗 2积分
24小时内重复下载不扣分
支持断点续传
资源永久有效

📦 使用说明

下载后用解压软件解压
推荐 WinRAR 或 7-Zip
如有密码请查看说明
解压后即可使用

🎁 积分获取

上传资源获得积分
每日签到免费领取
邀请好友注册奖励
查看详情 →

📦 请注意： 本例的源描述包含文件类型 - 免费下载

📋 资源详细信息

📄 资源简介

💻 源码文件列表

💾 立即下载此资源

📖 资源说明

📥 下载说明

📦 使用说明

🎁 积分获取

🔗 相关资源推荐

请注意：本例的源描述包含文件类型 - 免费下载

资源简介

源码文件列表

立即下载此资源

资源说明

相关资源推荐