欢迎来到虫虫开发者社区 — 百万工程师技术资源
关于我们
网站地图
登录
注册
虫
虫虫开发者社区
首页
资源下载
资源专辑
热门软件
精品资源
电子书
上传资源
首页
›
资源下载
›
VHDL/FPGA/Verilog
›
用AHDL语言编写,MAXPULS开发.通信不受外部时钟速率
用AHDL语言编写,MAXPULS开发.通信不受外部时钟速率和数据字节数目限制.
VHDL/FPGA/Verilog
2 K
81 次下载
2013-12-04
资源详细信息
文件格式
RAR
文件大小
2 K
资源分类
VHDL/FPGA/Verilog
上传者
zxixi2007
发布时间
2013-12-04 01:16
下载统计
81
次
所需积分
2 积分
用AHDL语言编写,MAXPULS开发.通信不受外部时钟速率和数据字节数目限制. - 资源详细说明
用AHDL语言编写,MAXPULS开发.通信不受外部时钟速率和数据字节数目限制.
用AHDL语言编写,MAXPULS开发.通信不受外部时钟速率和数据字节数目限制. - 源码文件列表
本资源包含 1 个源码文件
支持在线预览,点击文件名即可查看
1
tongbuchuankoujieshou.tdf
查看源码
温馨提示:
点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。
立即下载 用AHDL语言编写,MAXPULS开发.通信不受外部时钟速率
立即下载
提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
本资源需消耗
2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用
使用说明
下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用
积分获取方式
上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →
相关技术标签
点击标签浏览更多相关VHDL/FPGA/Verilog资源:
#AHDL
#MAXPULS
#通信协议
相关VHDL/FPGA/Verilog资源推荐
1
用
AHDL
语言编写,
MAXPULS
开发.通信不受外部时钟速率和数据字节数目限制.
用AHDL语言编写,MAXPULS开发.通信不受外部时钟速率和数据字节数目限制....
2013-12-04
81 次
1054 浏览
2
用汇编语言编写的数字时钟程序
用汇编语言编写的数字时钟程序,可以进行时间设置和闹铃设置等功能。...
2014-12-19
50 次
1168 浏览
3
在QuartusII中使用
AHDL
语言编写一个RS232串行数据通信接口
在QuartusII中使用AHDL语言编写一个RS232串行数据通信接口,要求设计输入输出端口,要求能提供的接收端口正确地接收。其中1bit作为start位,8bit作为数据,1bit作为end位。...
2013-12-19
108 次
1155 浏览
4
MC9S12单片机 IIC总线发送和接受1字节和N字节数据
MC9S12单片机 IIC总线发送和接受1字节和N字节数据...
2014-12-07
49 次
1082 浏览
5
多功能数字钟,用vhdl语言编写
帮助开发者快速上手状态机设计,掌握时序逻辑实现,适合EDA入门者通过实际项目提升VHDL编程能力。...
2026-02-28
3 次
56 浏览
6
串行数字通信 时钟与数据恢复
Very good reference on CDR...
2021-09-01
0 次
131 浏览
7
数字频率计 FPGA 用verilog语言编写
数字频率计 FPGA 用verilog语言编写...
2013-12-27
119 次
1309 浏览
8
用java编写的数字时钟
用java编写的数字时钟,代码清晰,注释明确...
2017-08-18
194 次
1081 浏览
9
用QT编写的数字时钟
这款用QT编写的数字时钟项目非常适合初学者入门,不仅提供了完整的源代码供免费下载,还详细展示了如何利用QT框架进行界面设计与时间管理功能的实现。通过学习此项目,您可以快速掌握QT的基本使用方法,包括信...
2025-11-27
1 次
19 浏览
10
基于汇编语言的数字时钟
0099、基于汇编语言的数字时钟...
2014-04-09
59 次
1132 浏览
用户登录
登录后可下载更多技术资源
×
加载中...
加载登录表单中...
用户注册
送10积分
加入工程师资源平台
×
加载中...
加载注册表单中...
找回密码
通过邮箱重置您的账号密码
×
加载中...
加载表单中...
需要登录
登录后即可使用更多功能
×
新用户注册即送10积分,可用于下载资源
👋
退出登录
确认要退出当前账号吗?
×
退出后需要重新登录才能下载资源