用VHDL写成的一个数控分频程序.本例中把64HZ分成1HZ

资 源 简 介

用VHDL写成的一个数控分频程序.本例中把64HZ分成1HZ

您 可 能 感 兴 趣 的

• DDS的vhdl语言源程序实现 该程序可实现1HZ频率步进
• 实现了8种转换:包括Unicode<->gbk,gbk<->base 64,gbk<->hz这六种字符格式的相互转换.
• 用VHDL写成的一个数控分频程序.本例中把64HZ分成1HZ
• 一个很好的VHDL程序.可以实现64HZ分为0.1HZ
• 智能频率计 1. 频率测量范围为1Hz~1MHz 2. 当频率在1KHz以下时采用测周方法 其它情　　 　　况采用测频方法.二者之间自动转换 3. 测量结果显示在数码管上,单位可以是Hz
• EDA中常用模块VHDL程序
• 乒乓球游戏机实验报告实验人： 大火虎设计课题： 用VHDL设计一个乒乓球游戏机,用开关来摸拟球手及裁判,用LED来模拟乒乓球,采用每局十一球赛制,比分由七段显示器显示. 设计思路： 采用按功能分块,将
• 本代码介绍了使用VHDL开发FPGA的一般流程
• 简易数字频率计利用复杂可编程逻辑器件FPGA,VHDL编程将所有功能模块集成在一块芯片上。功能模块包括时基脉冲发生器、计数器、数据锁存器和显示电路4部分。设计时先分别设计各功能模块
• 64×8bit 的ROM设计