欢迎来到虫虫开发者社区 — 百万工程师技术资源
关于我们
网站地图
登录
注册
虫
虫虫开发者社区
首页
资源下载
资源专辑
热门软件
精品资源
电子书
上传资源
首页
›
资源下载
›
VHDL/FPGA/Verilog
›
上传文件为:常用加法器verilog设计.rar
上传文件为:常用加法器verilog设计.rar
VHDL/FPGA/Verilog
3 K
131 次下载
2014-11-18
资源详细信息
文件格式
RAR
文件大小
3 K
资源分类
VHDL/FPGA/Verilog
上传者
richard_li_li
发布时间
2014-11-18 06:30
下载统计
131
次
所需积分
2 积分
上传文件为:常用加法器verilog设计.rar - 资源详细说明
上传文件为:常用加法器verilog设计.rar
上传文件为:常用加法器verilog设计.rar - 源码文件列表
本资源包含 3 个源码文件
支持在线预览,点击文件名即可查看
1
carry_skip_adder.v
查看源码
2
carry_chain_adder.v
查看源码
3
ripple_carry_adder.v
查看源码
温馨提示:
点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。
立即下载 上传文件为:常用加法器verilog设计.rar
立即下载
提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
本资源需消耗
2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用
使用说明
下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用
积分获取方式
上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →
相关技术标签
点击标签浏览更多相关VHDL/FPGA/Verilog资源:
#Adder
#Verilog
#FPGA
#DigitalLogic
#Arithmetic
相关VHDL/FPGA/Verilog资源推荐
1
上传文件为:常用加法器
Verilog
设计.rar
上传文件为:常用加法器Verilog设计.rar...
2014-11-18
131 次
1153 浏览
2
上传文件为:常用乘法器
Verilog
设计.rar
上传文件为:常用乘法器Verilog设计.rar...
2013-12-17
81 次
1137 浏览
3
Verilog
hdl语言 常用加法器设计
Verilog hdl语言 常用加法器设计,可使用modelsim进行仿真...
2013-12-24
106 次
1124 浏览
4
cpld/
FPGA
常用加法器设计的
Verilog
程序
cpld/FPGA常用加法器设计的Verilog程序...
2016-11-05
111 次
1120 浏览
5
Verilog
设计加法器
用Verilog设计加法器,经modelsim仿真测试没问题。有问题请反馈。...
2017-02-26
3 次
119 浏览
6
Verilog
设计的加法器
用Verilog设计的加法器,经过modelsim工具验证无问题。有问题请反馈。...
2017-02-27
1 次
118 浏览
7
Verilog
hdl语言 常用乘法器设计
Verilog hdl语言 常用乘法器设计,可使用modelsim进行仿真...
2017-01-02
83 次
1097 浏览
8
Verilog
hdl语言的常用除法器设计
Verilog hdl语言的常用除法器设计,可使用modelsim进行仿真...
2013-12-17
110 次
1152 浏览
9
java上传文件工具非常实用 java上传文件工具非常实用
java上传文件工具非常实用 java上传文件工具非常实用...
2016-01-31
72 次
1053 浏览
10
精通
Verilog
HDL语言编程源码之1--常用加法器设计
精通Verilog HDL语言编程源码之1--常用加法器设计...
2014-12-03
83 次
1090 浏览
用户登录
登录后可下载更多技术资源
×
加载中...
加载登录表单中...
用户注册
送10积分
加入工程师资源平台
×
加载中...
加载注册表单中...
找回密码
通过邮箱重置您的账号密码
×
加载中...
加载表单中...
需要登录
登录后即可使用更多功能
×
新用户注册即送10积分,可用于下载资源
👋
退出登录
确认要退出当前账号吗?
×
退出后需要重新登录才能下载资源