欢迎来到虫虫开发者社区 — 百万工程师技术资源
关于我们
网站地图
登录
注册
虫
虫虫开发者社区
首页
资源下载
资源专辑
热门软件
精品资源
电子书
上传资源
首页
›
资源下载
›
VHDL/FPGA/Verilog
›
实现了用vhdl语言完成在编码过程中的插B功能
实现了用vhdl语言完成在编码过程中的插B功能
VHDL/FPGA/Verilog
2 K
195 次下载
2013-12-21
资源详细信息
文件格式
RAR
文件大小
2 K
资源分类
VHDL/FPGA/Verilog
上传者
foxfsk
发布时间
2013-12-21 12:11
下载统计
195
次
所需积分
2 积分
实现了用vhdl语言完成在编码过程中的插B功能 - 资源详细说明
实现了用vhdl语言完成在编码过程中的插B功能,
实现了用vhdl语言完成在编码过程中的插B功能 - 源码文件列表
本资源包含 1 个源码文件
支持在线预览,点击文件名即可查看
1
hdb3.txt
查看源码
温馨提示:
点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。
立即下载 实现了用vhdl语言完成在编码过程中的插B功能
立即下载
提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
本资源需消耗
2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用
使用说明
下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用
积分获取方式
上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →
相关技术标签
点击标签浏览更多相关VHDL/FPGA/Verilog资源:
#VHDL
#编码
#插入B功能
相关VHDL/FPGA/Verilog资源推荐
1
实现了用
VHDL
语言完成在
编码
过程中的插B功能
实现了用VHDL语言完成在编码过程中的插B功能,...
2013-12-21
195 次
1036 浏览
2
VHDL
语言实现的hdb3编解码的功能
VHDL语言实现的hdb3编解码的功能,已完成调试。...
2013-12-21
51 次
1105 浏览
3
实现了 词法编译器的功能 在编译成序的 过程中
实现了 词法编译器的功能 在编译成序的 过程中,词法编译是第一步 此程序 是实现对词法的检查,纠错,以及最终的编译!~...
2013-12-29
68 次
1080 浏览
4
利用
VHDL
语言编程实现的pn码产生.在quartus ii中通过
利用VHDL语言编程实现的pn码产生.在quartus ii中通过...
2013-12-12
109 次
1100 浏览
5
应用C语言完全实现了tubro码的
编码
与解码过程
应用C语言完全实现了tubro码的编码与解码过程...
2014-01-17
182 次
1073 浏览
6
使用
VHDL
语言实现计数器功能 ……使用
VHDL
语言实现计数器功能
使用VHDL语言实现计数器功能 ……使用VHDL语言实现计数器功能...
2017-07-15
153 次
1067 浏览
7
用
VHDL
语言实现闹钟功能
用 VHDL语言实现闹钟功能,可用于数字钟设计的单元电路,显示电路程序。...
2016-06-13
181 次
1056 浏览
8
C语言编程实现了linux的shell功能
C语言编程实现了linux的shell功能,包括多管道,父子进程,输入输出重定向以及简单的纠错功能。另外还有详细的word说明文档及图片,介绍了程序执行情况和各个函数说明。...
2016-11-25
72 次
1074 浏览
9
利用poi插件和Java语言在web中实现excel的合并功能
利用poi插件和Java语言在web中实现excel的合并功能...
2013-12-29
153 次
1113 浏览
10
用verilog语言在fpga中实现fifo功能!
用verilog语言在fpga中实现fifo功能!...
2015-05-02
135 次
1157 浏览
用户登录
登录后可下载更多技术资源
×
加载中...
加载登录表单中...
用户注册
送10积分
加入工程师资源平台
×
加载中...
加载注册表单中...
找回密码
通过邮箱重置您的账号密码
×
加载中...
加载表单中...
需要登录
登录后即可使用更多功能
×
新用户注册即送10积分,可用于下载资源
👋
退出登录
确认要退出当前账号吗?
×
退出后需要重新登录才能下载资源