欢迎来到虫虫开发者社区 — 百万工程师技术资源
关于我们
网站地图
登录
注册
虫
虫虫开发者社区
首页
资源下载
资源专辑
热门软件
精品资源
电子书
上传资源
首页
›
资源下载
›
VHDL/FPGA/Verilog
›
大学VHDL实验数字钟源码
大学VHDL实验数字钟源码
VHDL/FPGA/Verilog
2 K
104 次下载
2014-01-25
资源详细信息
文件格式
RAR
文件大小
2 K
资源分类
VHDL/FPGA/Verilog
上传者
struggle10000
发布时间
2014-01-25 00:42
下载统计
104
次
所需积分
2 积分
大学VHDL实验数字钟源码 - 资源详细说明
大学VHDL实验数字钟源码,有的专业数字电路实验设计也有要求做的。
大学VHDL实验数字钟源码 - 源码文件列表
本资源包含 1 个源码文件
支持在线预览,点击文件名即可查看
1
数字钟.txt
查看源码
温馨提示:
点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。
立即下载 大学VHDL实验数字钟源码
立即下载
提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
本资源需消耗
2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用
使用说明
下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用
积分获取方式
上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →
相关技术标签
点击标签浏览更多相关VHDL/FPGA/Verilog资源:
#VHDL
#数字钟
#实验
相关VHDL/FPGA/Verilog资源推荐
1
大学
VHDL
实验
数字钟
源码
大学VHDL实验数字钟源码,有的专业数字电路实验设计也有要求做的。...
2014-01-25
104 次
1061 浏览
2
数字钟
实验
想要快速掌握数字钟的电路设计与实现?本实验提供完整源码和详细分析,帮助解决时序逻辑、计数器与显示驱动等常见问题,适合数字电路学习者实践参考。...
2026-03-19
3 次
45 浏览
3
VHDL
实现数字时钟
VHDL实现数字时钟,利用数码管和CPLD 设计的计数器实现一个数字时钟,可以显示小时,分钟,秒。程序主要要靠考虑十进制和六十进制计数器的编写。 以上实验的程序都在源代码中有详细的注释...
2015-10-15
91 次
1115 浏览
4
数字时钟
VHDL
实现
数字时钟VHDL实现...
2013-12-17
85 次
1069 浏览
5
VHDL
数字钟
用VHDL实现数字钟 其一,具有时,分,秒计数显示功能,其中,要求以二十四小时循环及 时; 其二,具有清零,调节小时,分钟功能; &n...
2015-06-24
2 次
54 浏览
6
数字钟
的
VHDL
源程序
数字钟的VHDL源程序,可实现整点报时、闹钟的功能,还有常有星期的显示,已调试过...
2013-12-28
174 次
1051 浏览
7
数字钟
的
VHDL
源程序
数字钟的VHDL源程序,可以实现校时,校分等功能,并在试验箱上运行成功...
2017-06-07
83 次
1160 浏览
8
数字钟
的
VHDL
源程序
数字钟的VHDL源程序,可以实现校时,校分等功能,并在试验箱上运行成功...
2013-12-17
36 次
1088 浏览
9
用
VHDL
开发的
数字钟
资料 完整的
实验
代码
用VHDL开发的数字钟资料 完整的实验代码...
2017-09-13
30 次
1065 浏览
10
时、分、秒、实现
数字钟
的基本
VHDL
源代码。
时、分、秒、实现数字钟的基本VHDL源代码。...
2014-01-25
188 次
1094 浏览
用户登录
登录后可下载更多技术资源
×
加载中...
加载登录表单中...
用户注册
送10积分
加入工程师资源平台
×
加载中...
加载注册表单中...
找回密码
通过邮箱重置您的账号密码
×
加载中...
加载表单中...
需要登录
登录后即可使用更多功能
×
新用户注册即送10积分,可用于下载资源
👋
退出登录
确认要退出当前账号吗?
×
退出后需要重新登录才能下载资源