欢迎来到虫虫开发者社区 — 百万工程师技术资源
关于我们
网站地图
登录
注册
虫
虫虫开发者社区
首页
资源下载
资源专辑
热门软件
精品资源
电子书
上传资源
首页
›
资源下载
›
VHDL/FPGA/Verilog
›
一种将异步时钟域转换成同步时钟域的方法
一种将异步时钟域转换成同步时钟域的方法
VHDL/FPGA/Verilog
696 K
183 次下载
2016-12-07
资源详细信息
文件格式
RAR
文件大小
696 K
资源分类
VHDL/FPGA/Verilog
上传者
xuhuizi
发布时间
2016-12-07 00:54
下载统计
183
次
所需积分
2 积分
一种将异步时钟域转换成同步时钟域的方法 - 资源详细说明
一种将异步时钟域转换成同步时钟域的方法,可节省资源,避免格雷码转换。
一种将异步时钟域转换成同步时钟域的方法 - 源码文件列表
本资源包含 15 个源码文件
支持在线预览,点击文件名即可查看
1
000010.tif
查看源码
2
000012.tif
查看源码
3
000008.tif
查看源码
4
000001.tif
查看源码
5
000004.tif
查看源码
6
000005.tif
查看源码
7
000013.tif
查看源码
8
000003.tif
查看源码
9
000011.tif
查看源码
10
000002.tif
查看源码
11
000015.tif
查看源码
12
000006.tif
查看源码
13
000009.tif
查看源码
14
000007.tif
查看源码
15
000014.tif
查看源码
温馨提示:
点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。
立即下载 一种将异步时钟域转换成同步时钟域的方法
立即下载
提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
本资源需消耗
2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用
使用说明
下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用
积分获取方式
上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →
相关技术标签
点击标签浏览更多相关VHDL/FPGA/Verilog资源:
#时钟域同步
#异步转同步
#数字电路
相关VHDL/FPGA/Verilog资源推荐
1
一种将异步时钟域转换成同步时钟域的方法
一种将异步时钟域转换成同步时钟域的方法,可节省资源,避免格雷码转换。...
2016-12-07
183 次
1086 浏览
2
异步时钟域多位Handshake传输Verilog代码
在数字电路设计中,常用Handshake将多比特数据在不同时钟域之间传输,多比特数据传输必须考虑亚稳态和数据比特之间的同步。本模块实现了多比特数据在两个时钟域之间的稳定可靠传输,并带有传输完成信号。数...
2026-03-05
3 次
74 浏览
3
多时钟域的异步信号的参考解决
多时钟域的异步信号的参考解决...
2013-11-06
80 次
1054 浏览
4
FPGA异步时钟设计中的同步策略
FPGA异步时钟设计中的同步策略,需要...
2013-08-23
119 次
1082 浏览
5
FPGA异步时钟设计中的同步策略
FPGA异步时钟设计中的同步策略,需要...
2014-01-12
79 次
1067 浏览
6
同步异步转换
该算法实现的是同步异步的转换,思路比较简单,程序的实现需要仔细调试。...
2024-12-19
2 次
7618 浏览
7
adhoc 研究时钟同步
adhoc 研究时钟同步,很有借鉴意义,值得...
2015-12-13
47 次
1032 浏览
8
一个实时时钟!!~~~~~~~ 和系统同步的
一个实时时钟!!~~~~~~~ 和系统同步的...
2014-02-18
152 次
1060 浏览
9
设计含异步清零和同步时钟使能的加法计数器
设计含异步清零和同步时钟使能的加法计数器...
2014-11-26
102 次
1524 浏览
10
带有异步复位和同步时钟的十进制加法计数器
带有异步复位和同步时钟的十进制加法计数器...
2014-12-02
50 次
1455 浏览
用户登录
登录后可下载更多技术资源
×
加载中...
加载登录表单中...
用户注册
送10积分
加入工程师资源平台
×
加载中...
加载注册表单中...
找回密码
通过邮箱重置您的账号密码
×
加载中...
加载表单中...
需要登录
登录后即可使用更多功能
×
新用户注册即送10积分,可用于下载资源
👋
退出登录
确认要退出当前账号吗?
×
退出后需要重新登录才能下载资源