虫虫虫开发者社区

上传资源

verilog 代码

VHDL/FPGA/Verilog 19469 K 70 次下载 2014-01-11

资源详细信息

文件格式

RAR

文件大小

19469 K

资源分类

VHDL/FPGA/Verilog

上传者

发布时间

2014-01-11 22:36

下载统计

70 次

所需积分

2 积分

verilog 代码 - 资源详细说明

verilog 代码，读写SDRAM 不带仿真，需要自己编写测试文件

verilog 代码 - 源码文件列表

本资源包含 100 个源码文件支持在线预览，点击文件名即可查看

1

freedev_cycloneii_50.map.rpt

2

freedev_cycloneii_50.bsf

3

freedev_cycloneii_50_generation_script

4

freedev_cycloneii_50.flow.rpt

5

jtag_uart_0.v

6

freedev_cycloneii_50.v

7

delay_reset_block.bdf

8

jtag_uart_0_input_mutex.dat

9

jtag_uart_0_input_stream.dat

10

atail-f.pl

11

contents_file_warning.txt

12

asmi.v

13

freedev_cycloneii_50.tan.rpt

14

data_ram.v

15

cpu_0_test_bench.v

查看完整源码列表 (共 100 个文件) →

温馨提示：点击文件名或"查看源码"按钮可在线浏览源代码，支持语法高亮显示。

立即下载 verilog 代码

提示：下载后请用压缩软件解压，推荐使用 WinRAR 或 7-Zip

下载说明与使用指南

下载说明

本资源需消耗 2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用

使用说明

下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用

积分获取方式

上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →

相关技术标签

点击标签浏览更多相关VHDL/FPGA/Verilog资源：

#Verilog #SDRAM #FPGA #存储器

相关VHDL/FPGA/Verilog资源推荐