欢迎来到虫虫开发者社区 — 百万工程师技术资源
关于我们 网站地图 注册
上传资源

Verilog HDL 编写的CY7C68013 SLAVE FIFO接口程序

VHDL/FPGA/Verilog 650 K 103 次下载

资源详细信息

文件格式
RAR
文件大小
650 K
资源分类
VHDL/FPGA/Verilog
上传者
发布时间
下载统计
103 次
所需积分
2 积分

Verilog HDL 编写的CY7C68013 SLAVE FIFO接口程序 - 资源详细说明

Verilog HDL 编写的CY7C68013 SLAVE FIFO接口程序，实际测试可用。可以直接跟上位机连接，传输数据。

Verilog HDL 编写的CY7C68013 SLAVE FIFO接口程序 - 源码文件列表

本资源包含 75 个源码文件 支持在线预览，点击文件名即可查看

查看完整源码列表 (共 75 个文件) →
温馨提示：点击文件名或"查看源码"按钮可在线浏览源代码，支持语法高亮显示。

立即下载 Verilog HDL 编写的CY7C68013 SLAVE

提示：下载后请用压缩软件解压，推荐使用 WinRAR 或 7-Zip

下载说明与使用指南

下载说明

  • 本资源需消耗 2积分
  • 24小时内重复下载不扣分
  • 支持断点续传功能
  • 资源永久有效可用

使用说明

  • 下载后使用解压软件解压
  • 推荐使用 WinRAR 或 7-Zip
  • 如有密码请查看资源说明
  • 解压后即可正常使用

积分获取方式

  • 上传优质资源获得积分
  • 每日签到免费领取积分
  • 邀请好友注册获得奖励
  • 查看详情 →

相关技术标签

点击标签浏览更多相关VHDL/FPGA/Verilog资源：

相关VHDL/FPGA/Verilog资源推荐

1

Verilog HDL 编写的CY7C68013 SLAVE FIFO接口程序，实际测试可用。可以直接跟上位机连接，传输数据。...
103 次 1141 浏览
2

fifo Verilog hdl 源程序...
154 次 1165 浏览
3

Verilog 编写的SPI slave程序...
9 次 2705 浏览
4

iic slave Verilog hdl code...
89 次 1198 浏览
5

Verilog HDL的PLI子程序接口，用于与用户C程序在2个方向上传输数据，可用xilinx ISE，quartusii或modelsim仿真，...
22 次 1114 浏览
6

同步FIFO( Verilog HDL )...
135 次 1204 浏览
7

用Verilog写的FIFO程序，可以直接引用经本人测试...
77 次 1069 浏览
8

《Verilog HDL 语言编程》 异步FIFO设计（基于Verilog)...
68 次 1075 浏览
9

Verilog HDL实现的I2C Slave模拟...
195 次 1109 浏览
10

Generic FIFO, writen in Verilog hdl...
67 次 1058 浏览