本文使用实例描述了在 FPGA/CPLD 上使用 VHDL 进行分频器设计

VHDL/FPGA/Verilog 316 K 81 次下载 2013-12-15

资源详细信息

文件格式

RAR

文件大小

316 K

资源分类

VHDL/FPGA/Verilog

上传者

dan_che

发布时间

2013-12-15 19:52

下载统计

81 次

所需积分

2 积分

本文使用实例描述了在 FPGA/CPLD 上使用 VHDL 进行分频器设计 - 资源详细说明

本文使用实例描述了在 FPGA/CPLD 上使用 VHDL 进行分频器设计，包括偶数分频、非 50％占空比和 50％占空比的奇数分频、半整数（N+0.5）分频、小数分频、分数分频以及积分分频。所有实现均可通过 Synplify Pro 或 FPGA 生产厂商的综合器进行综合，形成可使用的电路，并在 ModelSim 上进行验证。

本文使用实例描述了在 FPGA/CPLD 上使用 VHDL 进行分频器设计 - 源码文件列表

本资源包含 1 个源码文件支持在线预览，点击文件名即可查看

vhdl分频器设计.pdf

查看源码

温馨提示：点击文件名或"查看源码"按钮可在线浏览源代码，支持语法高亮显示。

立即下载本文使用实例描述了在 FPGA/CPLD 上使用 VHDL

提示：下载后请用压缩软件解压，推荐使用 WinRAR 或 7-Zip

下载说明与使用指南

下载说明

本资源需消耗 2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用

使用说明

下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用

积分获取方式

上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →

本文使用实例描述了在 FPGA/CPLD 上使用 VHDL 进行分频器设计

资源详细信息

本文使用实例描述了在 FPGA/CPLD 上使用 VHDL 进行分频器设计 - 资源详细说明

本文使用实例描述了在 FPGA/CPLD 上使用 VHDL 进行分频器设计 - 源码文件列表

立即下载本文使用实例描述了在 FPGA/CPLD 上使用 VHDL

下载说明与使用指南

下载说明

使用说明

积分获取方式

相关技术标签

相关VHDL/FPGA/Verilog资源推荐

本文使用实例描述了在 FPGA/CPLD 上使用 VHDL 进行分频器设 计

资源详细信息

本文使用实例描述了在 FPGA/CPLD 上使用 VHDL 进行分频器设 计 - 资源详细说明

本文使用实例描述了在 FPGA/CPLD 上使用 VHDL 进行分频器设 计 - 源码文件列表

立即下载 本文使用实例描述了在 FPGA/CPLD 上使用 VHDL

下载说明与使用指南

下载说明

使用说明

积分获取方式

相关技术标签

相关VHDL/FPGA/Verilog资源推荐

本文使用实例描述了在 FPGA/CPLD 上使用 VHDL 进行分频器设计

本文使用实例描述了在 FPGA/CPLD 上使用 VHDL 进行分频器设计 - 资源详细说明

本文使用实例描述了在 FPGA/CPLD 上使用 VHDL 进行分频器设计 - 源码文件列表

立即下载本文使用实例描述了在 FPGA/CPLD 上使用 VHDL