欢迎来到虫虫开发者社区 — 百万工程师技术资源
关于我们
网站地图
登录
注册
虫
虫虫开发者社区
首页
资源下载
资源专辑
热门软件
精品资源
电子书
上传资源
首页
›
资源下载
›
VHDL/FPGA/Verilog
›
用VHDL语言实现的除法器
用VHDL语言实现的除法器
VHDL/FPGA/Verilog
2 K
69 次下载
2014-01-26
资源详细信息
文件格式
RAR
文件大小
2 K
资源分类
VHDL/FPGA/Verilog
上传者
sfdong
发布时间
2014-01-26 22:28
下载统计
69
次
所需积分
2 积分
用VHDL语言实现的除法器 - 资源详细说明
用VHDL语言实现的除法器,可以处理非整除运算。精度0.004
用VHDL语言实现的除法器 - 源码文件列表
本资源包含 1 个源码文件
支持在线预览,点击文件名即可查看
1
div_aegp.vhd
查看源码
温馨提示:
点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。
立即下载 用VHDL语言实现的除法器
立即下载
提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
本资源需消耗
2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用
使用说明
下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用
积分获取方式
上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →
相关技术标签
点击标签浏览更多相关VHDL/FPGA/Verilog资源:
#VHDL
#除法器
#FPGA
相关VHDL/FPGA/Verilog资源推荐
1
用
VHDL
语言实现的
除法器
用VHDL语言实现的除法器,可以处理非整除运算。精度0.004...
2014-01-26
69 次
1089 浏览
2
用
VHDL
实现的
除法器
用VHDL实现的除法器...
2013-08-28
31 次
1091 浏览
3
用
VHDL
实现的
除法器
用VHDL实现的除法器...
2016-01-03
165 次
1146 浏览
4
用
VHDL
语言实现4位乘法器
用VHDL语言实现4位乘法器,已被测试过,可参考使用...
2017-07-09
120 次
1122 浏览
5
一个用
VHDL
语言编写的
除法器
程序
一个用VHDL语言编写的除法器程序,对从事硬件开发的同志有帮助的。...
2015-12-09
45 次
1081 浏览
6
用
VHDL
语言实现
用VHDL语言实现,从sdisk上读取并播放音乐的功能。 附有详细的设计文档说明...
2014-01-13
99 次
1034 浏览
7
一个用
VHDL
硬件描述语言实现的一个比较简单的
除法器
一个用VHDL硬件描述语言实现的一个比较简单的除法器...
2017-06-12
29 次
1078 浏览
8
用汇编语言实现除法功能
用汇编语言实现除法功能,简单,方便,易懂,...
2014-10-10
175 次
1050 浏览
9
使用
VHDL
语言实现计数器功能 ……使用
VHDL
语言实现计数器功能
使用VHDL语言实现计数器功能 ……使用VHDL语言实现计数器功能...
2017-07-15
153 次
1069 浏览
10
通过用硬件描述语言(
VHDL
)描述
除法器
通过用硬件描述语言(VHDL)描述除法器,并进行模拟验证,加深对二进制数运算方法的理解。 设计平台:MaxPlusII 压缩文件内有详细设计报告...
2015-04-08
175 次
1100 浏览
用户登录
登录后可下载更多技术资源
×
加载中...
加载登录表单中...
用户注册
送10积分
加入工程师资源平台
×
加载中...
加载注册表单中...
找回密码
通过邮箱重置您的账号密码
×
加载中...
加载表单中...
需要登录
登录后即可使用更多功能
×
新用户注册即送10积分,可用于下载资源
👋
退出登录
确认要退出当前账号吗?
×
退出后需要重新登录才能下载资源