欢迎来到虫虫开发者社区 — 百万工程师技术资源
关于我们
网站地图
登录
注册
虫
虫虫开发者社区
首页
资源下载
资源专辑
热门软件
精品资源
电子书
上传资源
首页
›
资源下载
›
VHDL/FPGA/Verilog
›
用vhdl语言实现多功能数字钟的设计 这是学习VHDL语言的
用vhdl语言实现多功能数字钟的设计 这是学习VHDL语言的经典例子
VHDL/FPGA/Verilog
6 K
49 次下载
2014-12-20
资源详细信息
文件格式
压缩包
文件大小
6 K
资源分类
VHDL/FPGA/Verilog
上传者
red2years
发布时间
2014-12-20 12:04
下载统计
49
次
所需积分
2 积分
用vhdl语言实现多功能数字钟的设计 这是学习VHDL语言的经典例子 - 资源详细说明
用vhdl语言实现多功能数字钟的设计 这是学习VHDL语言的经典例子
用vhdl语言实现多功能数字钟的设计 这是学习VHDL语言的经典例子 - 源码文件列表
本资源包含 1 个源码文件
支持在线预览,点击文件名即可查看
1
digital.clock.doc
查看源码
温馨提示:
点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。
立即下载 用vhdl语言实现多功能数字钟的设计 这是学习VHDL语言的
立即下载
提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
本资源需消耗
2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用
使用说明
下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用
积分获取方式
上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →
相关技术标签
点击标签浏览更多相关VHDL/FPGA/Verilog资源:
#VHDL
#数字钟
#FPGA
#时钟电路
#显示控制
相关VHDL/FPGA/Verilog资源推荐
1
用
VHDL
语言实现多功能
数字钟
的设计 这是学习
VHDL
语言的经典例子
用VHDL语言实现多功能数字钟的设计 这是学习VHDL语言的经典例子...
2014-12-20
49 次
1224 浏览
2
用
VHDL
语言实现模可变计数器的设计 这是学习
VHDL
语言的经典例子
用VHDL语言实现模可变计数器的设计 这是学习VHDL语言的经典例子...
2013-12-27
107 次
1796 浏览
3
用
VHDL
语言实现乐曲演奏器的设计 这是学习
VHDL
语言的经典例子
用VHDL语言实现乐曲演奏器的设计 这是学习VHDL语言的经典例子...
2016-02-09
191 次
1118 浏览
4
用
VHDL
语言实现交通灯控制的设计 这是学习
VHDL
语言的经典例子
用VHDL语言实现交通灯控制的设计 这是学习VHDL语言的经典例子...
2016-02-09
162 次
1127 浏览
5
用
VHDL
语言实现序列检测器的设计 这是学习
VHDL
语言的经典例子
用VHDL语言实现序列检测器的设计 这是学习VHDL语言的经典例子...
2014-11-29
47 次
1138 浏览
6
多功能
数字钟
,用
VHDL
语言编写
帮助开发者快速上手状态机设计,掌握时序逻辑实现,适合EDA入门者通过实际项目提升VHDL编程能力。...
2026-02-28
3 次
55 浏览
7
使用
VHDL
语言实现计数器功能 ……使用
VHDL
语言实现计数器功能
使用VHDL语言实现计数器功能 ……使用VHDL语言实现计数器功能...
2017-07-15
153 次
1067 浏览
8
用
VHDL
语言实现闹钟功能
用 VHDL语言实现闹钟功能,可用于数字钟设计的单元电路,显示电路程序。...
2016-06-13
181 次
1056 浏览
9
该工程的主要功能是由
VHDL
语言实现多功能数字电子时钟
该工程的主要功能是由VHDL语言实现多功能数字电子时钟...
2017-01-09
132 次
1076 浏览
10
介绍了用
VHDL
设计
数字钟
的相关知识,是学习
VHDL
的经典例子.
介绍了用VHDL设计数字钟的相关知识,是学习VHDL的经典例子....
2016-01-25
83 次
1090 浏览
用户登录
登录后可下载更多技术资源
×
加载中...
加载登录表单中...
用户注册
送10积分
加入工程师资源平台
×
加载中...
加载注册表单中...
找回密码
通过邮箱重置您的账号密码
×
加载中...
加载表单中...
需要登录
登录后即可使用更多功能
×
新用户注册即送10积分,可用于下载资源
👋
退出登录
确认要退出当前账号吗?
×
退出后需要重新登录才能下载资源