欢迎来到虫虫开发者社区 — 百万工程师技术资源
关于我们
网站地图
登录
注册
虫
虫虫开发者社区
首页
资源下载
资源专辑
热门软件
精品资源
电子书
上传资源
首页
›
资源下载
›
VHDL/FPGA/Verilog
›
IDE的Verilog设计
IDE的Verilog设计
VHDL/FPGA/Verilog
27 K
130 次下载
2014-01-23
资源详细信息
文件格式
RAR
文件大小
27 K
资源分类
VHDL/FPGA/Verilog
上传者
a369100057
发布时间
2014-01-23 18:34
下载统计
130
次
所需积分
2 积分
IDE的Verilog设计 - 资源详细说明
IDE的Verilog设计,已经经过验证。
IDE的Verilog设计 - 源码文件列表
本资源包含 13 个源码文件
支持在线预览,点击文件名即可查看
1
counter1.1.vhd
查看源码
2
pio_tctrl1.2.vhd
查看源码
3
atahost1.1.vhd
查看源码
4
dma_tctrl1.1.vhd
查看源码
5
ata1.1.vhd
查看源码
6
fifo1.1.vhd
查看源码
7
reg_buf1.1.vhd
查看源码
8
piocontroller1.1.vhd
查看源码
9
dma_actrl1.1.vhd
查看源码
10
transcript
查看源码
11
pio_actrl1.1.vhd
查看源码
12
pio_tctrl1.1.vhd
查看源码
13
lfsr1.1.vhd
查看源码
温馨提示:
点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。
立即下载 IDE的Verilog设计
立即下载
提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
本资源需消耗
2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用
使用说明
下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用
积分获取方式
上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →
相关技术标签
点击标签浏览更多相关VHDL/FPGA/Verilog资源:
#Verilog
#IDE
#验证
相关VHDL/FPGA/Verilog资源推荐
1
IDE
的
Verilog
设计
IDE的Verilog设计,已经经过验证。...
2014-01-23
130 次
1089 浏览
2
三段式
Verilog
的
IDE
程序
三段式Verilog的IDE程序,但只有DMA部分,需要自己添加PIO的代码...
2014-01-04
191 次
1036 浏览
3
Verilog
HDL设计
完整的设计资料,可以使你从软件的设计方面更加的了解硬件描述语言的架构及其设计层次...
2023-12-16
9 次
2361 浏览
4
Verilog
设计130
Verilog设计130,非常有用 对初学者尤其有帮助...
2013-12-29
54 次
1051 浏览
5
Verilog
设计的加法器
用Verilog设计的加法器,经过modelsim工具验证无问题。有问题请反馈。...
2017-02-27
1 次
118 浏览
6
Verilog
设计的UART事例
Verilog设计的UART事例,适合于初学者...
2016-06-26
174 次
1068 浏览
7
基于
Verilog
的SPI设计
基于FPGA的SPI外围串行接口设计,介绍了硬件设计模型和系统实现方案...
2023-02-20
1 次
7400 浏览
8
ad7928的
Verilog
语言设计
AD7928在FPGA中的Verilog语言设计,输出12位数据。...
2023-03-01
10 次
2490 浏览
9
DDS的
Verilog
设计及QuartusⅡ
DDS的Verilog设计及QuartusⅡ与Matlab联合仿真.pdf...
2025-02-28
7 次
3905 浏览
10
Verilog
/VHDL 电梯的设计
难得一见的6层电梯控制完整设计,基于VHDL实现。涵盖状态机、时序逻辑与输入输出管理,是数字电路设计的典型范例。...
2026-02-13
1 次
31 浏览
用户登录
登录后可下载更多技术资源
×
加载中...
加载登录表单中...
用户注册
送10积分
加入工程师资源平台
×
加载中...
加载注册表单中...
找回密码
通过邮箱重置您的账号密码
×
加载中...
加载表单中...
需要登录
登录后即可使用更多功能
×
新用户注册即送10积分,可用于下载资源
👋
退出登录
确认要退出当前账号吗?
×
退出后需要重新登录才能下载资源