欢迎来到虫虫开发者社区 — 百万工程师技术资源
关于我们
网站地图
登录
注册
虫
虫虫开发者社区
首页
资源下载
资源专辑
热门软件
精品资源
电子书
上传资源
首页
›
资源下载
›
嵌入式/单片机编程
›
verilog实现
verilog实现
嵌入式/单片机编程
2 K
122 次下载
2013-12-27
资源详细信息
文件格式
压缩包
文件大小
2 K
资源分类
嵌入式/单片机编程
上传者
5201314
发布时间
2013-12-27 00:28
下载统计
122
次
所需积分
2 积分
verilog实现 - 资源详细说明
verilog实现,UDP描述带有异步复位的正边沿触发D触发器,test测试通过
verilog实现 - 源码文件列表
本资源包含 2 个源码文件
支持在线预览,点击文件名即可查看
1
dff.v
查看源码
2
test.v
查看源码
温馨提示:
点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。
立即下载 verilog实现
立即下载
提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
本资源需消耗
2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用
使用说明
下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用
积分获取方式
上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →
相关技术标签
点击标签浏览更多相关嵌入式/单片机编程资源:
#Verilog
#D触发器
#异步复位
相关嵌入式/单片机编程资源推荐
1
Verilog
实现
Verilog实现,UDP描述带有异步复位的正边沿触发D触发器,test测试通过...
2013-12-27
122 次
1033 浏览
2
Verilog
实现
Verilog实现,串转并通过fifo再并转串,可以满足输入速率自由输出的一半时,输出仍可持续发送...
2015-08-13
84 次
1030 浏览
3
异步FIFO
Verilog
实现 异步FIFO
Verilog
实现
异步FIFO Verilog实现 异步FIFO Verilog实现...
2016-05-20
75 次
1070 浏览
4
AGC
Verilog
实现
Verilog实现一个AGC模块,信号输入位宽16位,通过统计64个输入完成其功率的统计,然后根据功率大小对信号进行缩放。...
2013-06-09
31 次
1153 浏览
5
Verilog
实现shiftreg
Verilog实现shiftreg,带测试文件。 文件相當完整,可以下載去測試...
2016-02-06
151 次
1064 浏览
6
AES
Verilog
实现
用 V e r i l o g 实现AES,加密解密...
2015-11-17
1 次
48 浏览
7
AGC
Verilog
实现
Verilog实现一个AGC模块,信号输入位宽16位,通过统计64个输入完成其功率的统计,然后根据功率大小对信号进行缩放。...
2023-04-20
6 次
787 浏览
8
Verilog
实现DDS
难得一见的Verilog实现DDS完整代码,涵盖信号生成核心逻辑与波形控制机制,适用于FPGA开发与数字信号处理实践。...
2026-02-27
1 次
23 浏览
9
Verilog
实现UART
基于Verilog实现的UART通信模块,包含时钟分频与收发逻辑,结构清晰便于移植,适用于数字系统设计与串口通信开发。...
2026-03-04
1 次
26 浏览
10
用
Verilog
实现的秒表 用
Verilog
实现的秒表
用Verilog实现的秒表 用Verilog实现的秒表...
2016-07-30
97 次
1058 浏览
用户登录
登录后可下载更多技术资源
×
加载中...
加载登录表单中...
用户注册
送10积分
加入工程师资源平台
×
加载中...
加载注册表单中...
找回密码
通过邮箱重置您的账号密码
×
加载中...
加载表单中...
需要登录
登录后即可使用更多功能
×
新用户注册即送10积分,可用于下载资源
👋
退出登录
确认要退出当前账号吗?
×
退出后需要重新登录才能下载资源